LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY cofre IS
    PORT (  CLK, E: IN STD_LOGIC;   -- declaração dos sinais de entrada
        S: OUT STD_LOGIC := 1);  -- declaração dos sinais de saída
END cofre;

ARCHITECTURE behavior OF cofre IS

TYPE type_state IS (E0,E1,E2);          -- criação de tipos enumerados
    SIGNAL Estado: type_state;              -- declaração de variável de estado
BEGIN
    PROCESS (CLK)       -- declaração da sensibilidade do processo
    BEGIN
        IF (E='1') THEN    Estado <= E0; S <= '1';  -- estado de reset do sistema
        ELSIF (CLK'event and CLK='1') THEN              -- detecção de borda de subida do clk
            CASE Estado IS
                WHEN E0 =>
                IF E='0' THEN Estado <= E1; S <='0';
                Else Estado <= E0; S<='1';
                END IF;

                WHEN E1 =>
                IF E='0' THEN Estado <= E2; S <='1';
                Else Estado <= E0; S<='1';
                END IF;

                WHEN E2 =>
                IF E='0' THEN Estado <= E2; S <='1';
                Else Estado <= E0; S<='1';
                END IF;
        END IF;
    END PROCESS;
END behavior;