API tools faq
paste
Advertisement
Guest User

Untitled

a guest
Nov 12th, 2019
653
0
Never
Add comment
Not a member of Pastebin yet? Sign Up, it unlocks many cool features!
C 25.24 KB | None | 0 0
raw download clone embed print report
  1. /* SPDX-License-Identifier: (GPL-2.0+ OR BSD-3-Clause) */
  2. /*
  3.  * Copyright (C) STMicroelectronics 2019 - All Rights Reserved
  4.  * Author: STM32CubeMX code generation for STMicroelectronics.
  5.  */
  6.  
  7. /* For more information on Device Tree configuration, please refer to
  8.  * https://wiki.st.com/stm32mpu/wiki/Category:Device_tree_configuration
  9.  */
  10.  
  11. /dts-v1/;
  12. #include "stm32mp157c.dtsi"
  13. #include "stm32mp157c-m4-srm.dtsi"
  14. #include "stm32mp157cab-pinctrl.dtsi"
  15.  
  16. /* USER CODE BEGIN includes */
  17. #include "stm32mp153a-raichu-cubemx-mx-u-boot.dtsi"
  18. #include <dt-bindings/gpio/gpio.h>
  19. #include <dt-bindings/input/input.h>
  20. #include <dt-bindings/mfd/st,stpmic1.h>
  21. #include <dt-bindings/rtc/rtc-stm32.h>
  22. /* USER CODE END includes */
  23.  
  24. / {
  25.     model = "STMicroelectronics custom STM32CubeMX board";
  26.     compatible = "st,stm32mp153a-raichu-cubemx-mx", "st,stm32mp153";
  27.  
  28.     memory@c0000000 {
  29.         reg = <0xc0000000 0x10000000>;
  30.  
  31.         /* USER CODE BEGIN memory */
  32.         /* USER CODE END memory */
  33.     };
  34.  
  35.     reserved-memory {
  36.         #address-cells = <1>;
  37.         #size-cells = <1>;
  38.         ranges;
  39.  
  40.         /* USER CODE BEGIN reserved-memory */
  41.         retram: retram@0x38000000 {
  42.                 compatible = "shared-dma-pool";
  43.                 reg = <0x38000000 0x10000>;
  44.                 no-map;
  45.         };
  46.  
  47.         mcuram: mcuram@0x30000000 {
  48.                 compatible = "shared-dma-pool";
  49.                 reg = <0x30000000 0x40000>;
  50.                 no-map;
  51.         };
  52.  
  53.         mcuram2: mcuram2@0x10000000 {
  54.                 compatible = "shared-dma-pool";
  55.                 reg = <0x10000000 0x40000>;
  56.                 no-map;
  57.         };
  58.  
  59.         vdev0vring0: vdev0vring0@10040000 {
  60.                 compatible = "shared-dma-pool";
  61.                 reg = <0x10040000 0x2000>;
  62.                 no-map;
  63.         };
  64.  
  65.         vdev0vring1: vdev0vring1@10042000 {
  66.                 compatible = "shared-dma-pool";
  67.                 reg = <0x10042000 0x2000>;
  68.                 no-map;
  69.         };
  70.  
  71.         vdev0buffer: vdev0buffer@10044000 {
  72.                 compatible = "shared-dma-pool";
  73.                 reg = <0x10044000 0x4000>;
  74.                 no-map;
  75.         };
  76.  
  77.         /* USER CODE END reserved-memory */
  78.  
  79.         gpu_reserved: gpu@c9c00000 {
  80.             reg = <0xc9c00000 0x2000000>;
  81.             no-map;
  82.         };
  83.     };
  84.  
  85.     /* USER CODE BEGIN root */
  86.     aliases {
  87.         ethernet0 = &ethernet0;
  88.         serial0 = &uart4;
  89.     };
  90.  
  91.     chosen {
  92.         stdout-path = "serial0:115200n8";
  93.     };
  94.  
  95.     sram: sram@10050000 {
  96.         compatible = "mmio-sram";
  97.         reg = <0x10050000 0x10000>;
  98.         #address-cells = <1>;
  99.         #size-cells = <1>;
  100.         ranges = <0 0x10050000 0x10000>;
  101.  
  102.         dma_pool: dma_pool@0 {
  103.                 reg = <0x0 0x10000>;
  104.                 pool;
  105.         };
  106.     };
  107.  
  108.     usb_phy_tuning: usb-phy-tuning {
  109.         st,hs-dc-level = <2>;
  110.         st,fs-rftime-tuning;
  111.         st,hs-rftime-reduction;
  112.         st,hs-current-trim = <15>;
  113.         st,hs-impedance-trim = <1>;
  114.         st,squelch-level = <3>;
  115.         st,hs-rx-offset = <2>;
  116.         st,no-lsfs-sc;
  117.     };
  118.  
  119.     /* USER CODE END root */
  120.  
  121.     clocks {
  122.         /* USER CODE BEGIN clocks */
  123.         /* USER CODE END clocks */
  124.  
  125.         clk_lsi: clk-lsi {
  126.             clock-frequency = <32000>;
  127.         };
  128.  
  129.         clk_hsi: clk-hsi {
  130.             clock-frequency = <64000000>;
  131.         };
  132.  
  133.         clk_csi: clk-csi {
  134.             clock-frequency = <4000000>;
  135.         };
  136.  
  137.         clk_lse: clk-lse {
  138.             clock-frequency = <32768>;
  139.         };
  140.  
  141.         clk_hse: clk-hse {
  142.             clock-frequency = <24000000>;
  143.         };
  144.     };
  145.  
  146. }; /*root*/
  147.  
  148. &pinctrl {
  149.     u-boot,dm-pre-reloc;
  150.  
  151.     adc_pins_mx: adc_mx-0 {
  152.         pins {
  153.             pinmux = <STM32_PINMUX('A', 3, ANALOG)>, /* ADC1_INP15 */
  154.                      <STM32_PINMUX('A', 4, ANALOG)>; /* ADC1_INP18 */
  155.         };
  156.     };
  157.  
  158.     adc_sleep_pins_mx: adc_sleep_mx-0 {
  159.         pins {
  160.             pinmux = <STM32_PINMUX('A', 3, ANALOG)>, /* ADC1_INP15 */
  161.                      <STM32_PINMUX('A', 4, ANALOG)>; /* ADC1_INP18 */
  162.         };
  163.     };
  164.  
  165.     eth1_pins_mx: eth1_mx-0 {
  166.         pins1 {
  167.             pinmux = <STM32_PINMUX('A', 1, AF11)>, /* ETH1_REF_CLK */
  168.                      <STM32_PINMUX('C', 1, AF11)>, /* ETH1_MDC */
  169.                      <STM32_PINMUX('G', 8, AF2)>, /* ETH1_CLK */
  170.                      <STM32_PINMUX('G', 13, AF11)>, /* ETH1_TXD0 */
  171.                      <STM32_PINMUX('G', 14, AF11)>; /* ETH1_TXD1 */
  172.             bias-disable;
  173.             drive-push-pull;
  174.             slew-rate = <1>;
  175.         };
  176.         pins2 {
  177.             pinmux = <STM32_PINMUX('A', 2, AF11)>; /* ETH1_MDIO */
  178.             bias-disable;
  179.             drive-push-pull;
  180.             slew-rate = <0>;
  181.         };
  182.         pins3 {
  183.             pinmux = <STM32_PINMUX('A', 7, AF11)>, /* ETH1_CRS_DV */
  184.                      <STM32_PINMUX('C', 4, AF11)>, /* ETH1_RXD0 */
  185.                      <STM32_PINMUX('C', 5, AF11)>, /* ETH1_RXD1 */
  186.                      <STM32_PINMUX('G', 12, AF11)>; /* ETH1_PHY_INTN */
  187.             bias-disable;
  188.         };
  189.         pins4 {
  190.             pinmux = <STM32_PINMUX('B', 11, AF11)>; /* ETH1_TX_EN */
  191.         };
  192.     };
  193.  
  194.     eth1_sleep_pins_mx: eth1_sleep_mx-0 {
  195.         pins {
  196.             pinmux = <STM32_PINMUX('A', 1, ANALOG)>, /* ETH1_REF_CLK */
  197.                      <STM32_PINMUX('A', 2, ANALOG)>, /* ETH1_MDIO */
  198.                          <STM32_PINMUX('A', 7, ANALOG)>, /* ETH1_CRS_DV */
  199.                          <STM32_PINMUX('B', 11, ANALOG)>, /* ETH1_TX_EN */
  200.                          <STM32_PINMUX('C', 1, ANALOG)>, /* ETH1_MDC */
  201.                          <STM32_PINMUX('C', 4, ANALOG)>, /* ETH1_RXD0 */
  202.                          <STM32_PINMUX('C', 5, ANALOG)>, /* ETH1_RXD1 */
  203.                          <STM32_PINMUX('G', 8, ANALOG)>, /* ETH1_CLK */
  204.                          <STM32_PINMUX('G', 12, ANALOG)>, /* ETH1_PHY_INTN */
  205.                          <STM32_PINMUX('G', 13, ANALOG)>, /* ETH1_TXD0 */
  206.                          <STM32_PINMUX('G', 14, ANALOG)>; /* ETH1_TXD1 */
  207.         };
  208.     };
  209.  
  210.     fdcan2_pins_mx: fdcan2_mx-0 {
  211.         pins1 {
  212.             pinmux = <STM32_PINMUX('B', 12, AF9)>; /* FDCAN2_RX */
  213.             bias-disable;
  214.         };
  215.         pins2 {
  216.             pinmux = <STM32_PINMUX('B', 13, AF9)>; /* FDCAN2_TX */
  217.             bias-disable;
  218.             drive-push-pull;
  219.             slew-rate = <0>;
  220.         };
  221.     };
  222.  
  223.     fdcan2_sleep_pins_mx: fdcan2_sleep_mx-0 {
  224.         pins {
  225.             pinmux = <STM32_PINMUX('B', 12, ANALOG)>, /* FDCAN2_RX */
  226.                         <STM32_PINMUX('B', 13, ANALOG)>; /* FDCAN2_TX */
  227.         };
  228.     };
  229.  
  230.     fmc_pins_mx: fmc_mx-0 {
  231.         u-boot,dm-pre-reloc;
  232.         pins1 {
  233.             u-boot,dm-pre-reloc;
  234.             pinmux = <STM32_PINMUX('D', 0, AF12)>, /* FMC_D2 */
  235.                         <STM32_PINMUX('D', 1, AF12)>, /* FMC_D3 */
  236.                         <STM32_PINMUX('D', 4, AF12)>, /* FMC_NOE */
  237.                         <STM32_PINMUX('D', 5, AF12)>, /* FMC_NWE */
  238.                         <STM32_PINMUX('D', 11, AF12)>, /* FMC_CLE */
  239.                         <STM32_PINMUX('D', 12, AF12)>, /* FMC_ALE */
  240.                         <STM32_PINMUX('D', 14, AF12)>, /* FMC_D0 */
  241.                         <STM32_PINMUX('D', 15, AF12)>, /* FMC_D1 */
  242.                         <STM32_PINMUX('E', 7, AF12)>, /* FMC_D4 */
  243.                         <STM32_PINMUX('E', 8, AF12)>, /* FMC_D5 */
  244.                         <STM32_PINMUX('E', 9, AF12)>, /* FMC_D6 */
  245.                         <STM32_PINMUX('E', 10, AF12)>, /* FMC_D7 */
  246.                         <STM32_PINMUX('G', 9, AF12)>; /* FMC_NCE */
  247.             bias-disable;
  248.             drive-push-pull;
  249.             slew-rate = <1>;
  250.         };
  251.         pins2 {
  252.             u-boot,dm-pre-reloc;
  253.             pinmux = <STM32_PINMUX('D', 6, AF12)>; /* FMC_NWAIT */
  254.             bias-disable;
  255.         };
  256.     };
  257.  
  258.     fmc_sleep_pins_mx: fmc_sleep_mx-0 {
  259.         u-boot,dm-pre-reloc;
  260.         pins {
  261.             u-boot,dm-pre-reloc;
  262.             pinmux = <STM32_PINMUX('D', 0, ANALOG)>, /* FMC_D2 */
  263.                         <STM32_PINMUX('D', 1, ANALOG)>, /* FMC_D3 */
  264.                         <STM32_PINMUX('D', 4, ANALOG)>, /* FMC_NOE */
  265.                         <STM32_PINMUX('D', 5, ANALOG)>, /* FMC_NWE */
  266.                         <STM32_PINMUX('D', 6, ANALOG)>, /* FMC_NWAIT */
  267.                         <STM32_PINMUX('D', 11, ANALOG)>, /* FMC_CLE */
  268.                         <STM32_PINMUX('D', 12, ANALOG)>, /* FMC_ALE */
  269.                         <STM32_PINMUX('D', 14, ANALOG)>, /* FMC_D0 */
  270.                         <STM32_PINMUX('D', 15, ANALOG)>, /* FMC_D1 */
  271.                         <STM32_PINMUX('E', 7, ANALOG)>, /* FMC_D4 */
  272.                         <STM32_PINMUX('E', 8, ANALOG)>, /* FMC_D5 */
  273.                         <STM32_PINMUX('E', 9, ANALOG)>, /* FMC_D6 */
  274.                         <STM32_PINMUX('E', 10, ANALOG)>, /* FMC_D7 */
  275.                         <STM32_PINMUX('G', 9, ANALOG)>; /* FMC_NCE */
  276.         };
  277.     };
  278.  
  279.     i2c4_pins_mx: i2c4_mx-0 {
  280.         u-boot,dm-pre-reloc;
  281.         pins {
  282.             u-boot,dm-pre-reloc;
  283.             pinmux = <STM32_PINMUX('B', 6, AF6)>, /* I2C4_SCL */
  284.                         <STM32_PINMUX('D', 13, AF4)>; /* I2C4_SDA */
  285.             bias-disable;
  286.             drive-open-drain;
  287.             slew-rate = <0>;
  288.         };
  289.     };
  290.  
  291.     i2c4_sleep_pins_mx: i2c4_sleep_mx-0 {
  292.         u-boot,dm-pre-reloc;
  293.         pins {
  294.             u-boot,dm-pre-reloc;
  295.             pinmux = <STM32_PINMUX('B', 6, ANALOG)>, /* I2C4_SCL */
  296.                         <STM32_PINMUX('D', 13, ANALOG)>; /* I2C4_SDA */
  297.         };
  298.     };
  299.  
  300.     spi2_pins_mx: spi2_mx-0 {
  301.         pins {
  302.             pinmux = <STM32_PINMUX('B', 10, AF5)>, /* SPI2_SCK */
  303.                         <STM32_PINMUX('C', 2, AF5)>, /* SPI2_MISO */
  304.                         <STM32_PINMUX('C', 3, AF5)>; /* SPI2_MOSI */
  305.             bias-disable;
  306.             drive-push-pull;
  307.             slew-rate = <1>;
  308.         };
  309.     };
  310.  
  311.     spi2_sleep_pins_mx: spi2_sleep_mx-0 {
  312.         pins {
  313.             pinmux = <STM32_PINMUX('B', 10, ANALOG)>, /* SPI2_SCK */
  314.                         <STM32_PINMUX('C', 2, ANALOG)>, /* SPI2_MISO */
  315.                         <STM32_PINMUX('C', 3, ANALOG)>; /* SPI2_MOSI */
  316.         };
  317.     };
  318.  
  319.     spi3_pins_mx: spi3_mx-0 {
  320.         pins {
  321.             pinmux = <STM32_PINMUX('A', 8, AF5)>, /* SPI3_MOSI */
  322.                         <STM32_PINMUX('B', 3, AF6)>, /* SPI3_SCK */
  323.                         <STM32_PINMUX('B', 4, AF6)>; /* SPI3_MISO */
  324.             bias-disable;
  325.             drive-push-pull;
  326.             slew-rate = <1>;
  327.         };
  328.     };
  329.  
  330.     spi3_sleep_pins_mx: spi3_sleep_mx-0 {
  331.         pins {
  332.             pinmux = <STM32_PINMUX('A', 8, ANALOG)>, /* SPI3_MOSI */
  333.                         <STM32_PINMUX('B', 3, ANALOG)>, /* SPI3_SCK */
  334.                         <STM32_PINMUX('B', 4, ANALOG)>; /* SPI3_MISO */
  335.         };
  336.     };
  337.  
  338.     tim1_pwm_pins_mx: tim1_pwm_mx-0 {
  339.         pins {
  340.             pinmux = <STM32_PINMUX('E', 11, AF1)>; /* TIM1_CH2 */
  341.             bias-disable;
  342.             drive-push-pull;
  343.             slew-rate = <0>;
  344.         };
  345.     };
  346.  
  347.     tim1_pwm_sleep_pins_mx: tim1_pwm_sleep_mx-0 {
  348.         pins {
  349.             pinmux = <STM32_PINMUX('E', 11, ANALOG)>; /* TIM1_CH2 */
  350.         };
  351.     };
  352.  
  353.     tim3_pwm_pins_mx: tim3_pwm_mx-0 {
  354.         pins {
  355.             pinmux = <STM32_PINMUX('C', 7, AF2)>, /* TIM3_CH2 */
  356.                         <STM32_PINMUX('C', 8, AF2)>, /* TIM3_CH3 */
  357.                         <STM32_PINMUX('C', 9, AF2)>; /* TIM3_CH4 */
  358.             bias-disable;
  359.             drive-push-pull;
  360.             slew-rate = <0>;
  361.         };
  362.     };
  363.  
  364.     tim3_pwm_sleep_pins_mx: tim3_pwm_sleep_mx-0 {
  365.         pins {
  366.             pinmux = <STM32_PINMUX('C', 7, ANALOG)>, /* TIM3_CH2 */
  367.                         <STM32_PINMUX('C', 8, ANALOG)>, /* TIM3_CH3 */
  368.                         <STM32_PINMUX('C', 9, ANALOG)>; /* TIM3_CH4 */
  369.         };
  370.     };
  371.  
  372.     uart4_pins_mx: uart4_mx-0 {
  373.         u-boot,dm-pre-reloc;
  374.         pins1 {
  375.             u-boot,dm-pre-reloc;
  376.             pinmux = <STM32_PINMUX('B', 2, AF8)>; /* UART4_RX */
  377.             bias-disable;
  378.         };
  379.         pins2 {
  380.             u-boot,dm-pre-reloc;
  381.             pinmux = <STM32_PINMUX('G', 11, AF6)>; /* UART4_TX */
  382.             bias-disable;
  383.             drive-push-pull;
  384.             slew-rate = <0>;
  385.         };
  386.     };
  387.  
  388.     uart4_sleep_pins_mx: uart4_sleep_mx-0 {
  389.         u-boot,dm-pre-reloc;
  390.         pins {
  391.             u-boot,dm-pre-reloc;
  392.             pinmux = <STM32_PINMUX('B', 2, ANALOG)>, /* UART4_RX */
  393.                         <STM32_PINMUX('G', 11, ANALOG)>; /* UART4_TX */
  394.         };
  395.     };
  396.  
  397.     uart5_pins_mx: uart5_mx-0 {
  398.         pins1 {
  399.             pinmux = <STM32_PINMUX('C', 12, AF8)>; /* UART5_TX */
  400.             bias-disable;
  401.             drive-push-pull;
  402.             slew-rate = <0>;
  403.         };
  404.         pins2 {
  405.             pinmux = <STM32_PINMUX('D', 2, AF8)>; /* UART5_RX */
  406.             bias-disable;
  407.         };
  408.     };
  409.  
  410.     uart5_sleep_pins_mx: uart5_sleep_mx-0 {
  411.         pins {
  412.             pinmux = <STM32_PINMUX('C', 12, ANALOG)>, /* UART5_TX */
  413.                         <STM32_PINMUX('D', 2, ANALOG)>; /* UART5_RX */
  414.         };
  415.     };
  416.  
  417.     uart7_pins_mx: uart7_mx-0 {
  418.         pins1 {
  419.             pinmux = <STM32_PINMUX('F', 6, AF7)>; /* UART7_RX */
  420.             bias-disable;
  421.         };
  422.         pins2 {
  423.             pinmux = <STM32_PINMUX('F', 7, AF7)>; /* UART7_TX */
  424.             bias-disable;
  425.             drive-push-pull;
  426.             slew-rate = <0>;
  427.         };
  428.     };
  429.  
  430.     uart7_sleep_pins_mx: uart7_sleep_mx-0 {
  431.         pins {
  432.             pinmux = <STM32_PINMUX('F', 6, ANALOG)>, /* UART7_RX */
  433.                         <STM32_PINMUX('F', 7, ANALOG)>; /* UART7_TX */
  434.         };
  435.     };
  436.  
  437.     uart8_pins_mx: uart8_mx-0 {
  438.         pins1 {
  439.             pinmux = <STM32_PINMUX('E', 0, AF8)>; /* UART8_RX */
  440.             bias-disable;
  441.         };
  442.         pins2 {
  443.             pinmux = <STM32_PINMUX('E', 1, AF8)>; /* UART8_TX */
  444.             bias-disable;
  445.             drive-push-pull;
  446.             slew-rate = <0>;
  447.         };
  448.     };
  449.  
  450.     uart8_sleep_pins_mx: uart8_sleep_mx-0 {
  451.         pins {
  452.             pinmux = <STM32_PINMUX('E', 0, ANALOG)>, /* UART8_RX */
  453.                         <STM32_PINMUX('E', 1, ANALOG)>; /* UART8_TX */
  454.         };
  455.     };
  456.  
  457.     usb_otg_hs_pins_mx: usb_otg_hs_mx-0 {
  458.         pins {
  459.             pinmux = <STM32_PINMUX('A', 10, ANALOG)>; /* USB_OTG_HS_ID */
  460.         };
  461.     };
  462.  
  463.     usb_otg_hs_sleep_pins_mx: usb_otg_hs_sleep_mx-0 {
  464.         pins {
  465.             pinmux = <STM32_PINMUX('A', 10, ANALOG)>; /* USB_OTG_HS_ID */
  466.         };
  467.     };
  468.  
  469.     /* USER CODE BEGIN pinctrl */
  470.     /* USER CODE END pinctrl */
  471. };
  472.  
  473. &pinctrl_z {
  474.     u-boot,dm-pre-reloc;
  475.  
  476.     /* USER CODE BEGIN pinctrl_z */
  477.     /* USER CODE END pinctrl_z */
  478. };
  479.  
  480. &m4_rproc{
  481.     /*Restriction: "memory-region" property is not managed - please to use User-Section if needed*/
  482.     mboxes = <&ipcc 2>;
  483.     mbox-names = "shutdown";
  484.     recovery;
  485.     status = "okay";
  486.  
  487.     /* USER CODE BEGIN m4_rproc */
  488.     /* USER CODE END m4_rproc */
  489.  
  490.     m4_system_resources{
  491.         status = "okay";
  492.  
  493.         /* USER CODE BEGIN m4_system_resources */
  494.         /* USER CODE END m4_system_resources */
  495.     };
  496. };
  497.  
  498. &adc{
  499.     pinctrl-names = "default", "sleep";
  500.     pinctrl-0 = <&adc_pins_mx>;
  501.     pinctrl-1 = <&adc_sleep_pins_mx>;
  502.     status = "okay";
  503.  
  504.     /* USER CODE BEGIN adc */
  505.     /* USER CODE END adc */
  506. };
  507.  
  508. &bsec{
  509.     status = "okay";
  510.  
  511.     /* USER CODE BEGIN bsec */
  512.     /* USER CODE END bsec */
  513. };
  514.  
  515. &dts{
  516.     status = "okay";
  517.  
  518.     /* USER CODE BEGIN dts */
  519.     /* USER CODE END dts */
  520. };
  521.  
  522. &ethernet0{
  523.     pinctrl-names = "default", "sleep";
  524.     pinctrl-0 = <&eth1_pins_mx>;
  525.     pinctrl-1 = <&eth1_sleep_pins_mx>;
  526.     status = "okay";
  527.  
  528.     /* USER CODE BEGIN ethernet0 */
  529.     mac-address = [df921222a51c];
  530.     phy-mode = "rmii";
  531.     max-speed = <100>;
  532.     phy-handle = <&phy0>;
  533.     st,eth_ref_clk_sel;
  534.     snps,reset-active-low;
  535.     snps,reset-delays-us = <0>, <10000>, <1000000>;
  536.     snps,reset-gpio = <&gpiob 0 GPIO_ACTIVE_HIGH>;
  537.     /*enable-gpios = <&gpiob 0 GPIO_ACTIVE_HIGH>;*/
  538.  
  539.     clock-names = "stmmaceth",
  540.             "mac-clk-tx",
  541.             "mac-clk-rx",
  542.             "eth-ck",
  543.             "syscfg-clk",
  544.             "ethstp";
  545.     clocks = <&rcc ETHMAC>,
  546.             <&rcc ETHTX>,
  547.             <&rcc ETHRX>,
  548.             <&rcc ETHCK_K>,
  549.             <&rcc SYSCFG>,
  550.             <&rcc ETHSTP>;
  551.  
  552.     mdio0 {
  553.         #address-cells = <1>;
  554.         #size-cells = <0>;
  555.         compatible = "snps,dwmac-mdio";
  556.         phy0: ethernet-phy@3 {
  557.             reg = <3>;
  558.         };
  559.     };
  560.     /* USER CODE END ethernet0 */
  561. };
  562.  
  563. &fmc{
  564.     u-boot,dm-pre-reloc;
  565.     pinctrl-names = "default", "sleep";
  566.     pinctrl-0 = <&fmc_pins_mx>;
  567.     pinctrl-1 = <&fmc_sleep_pins_mx>;
  568.     status = "disabled";
  569.  
  570.     /* USER CODE BEGIN fmc */
  571.     #address-cells = <1>;
  572.     #size-cells = <0>;
  573.  
  574.     nand: nand@0 {
  575.         reg = <0>;
  576.         nand-on-flash-bbt;
  577.         /*nand-ecc-mode = "none";*/
  578.         #address-cells = <1>;
  579.         #size-cells = <1>;
  580.     };
  581.  
  582.     /* USER CODE END fmc */
  583. };
  584.  
  585. &hsem{
  586.     status = "okay";
  587.  
  588.     /* USER CODE BEGIN hsem */
  589.     /* USER CODE END hsem */
  590. };
  591.  
  592. &i2c4{
  593.     u-boot,dm-pre-reloc;
  594.     pinctrl-names = "default", "sleep";
  595.     pinctrl-0 = <&i2c4_pins_mx>;
  596.     pinctrl-1 = <&i2c4_sleep_pins_mx>;
  597.     status = "okay";
  598.  
  599.     /* USER CODE BEGIN i2c4 */
  600.     i2c-scl-rising-time-ns = <185>;
  601.     i2c-scl-falling-time-ns = <20>;
  602.     /delete-property/dmas;
  603.     /delete-property/dma-names;
  604.  
  605.     pmic: stpmic@33 {
  606.         compatible = "st,stpmic1";
  607.         reg = <0x33>;
  608.         interrupts-extended = <&exti_pwr 55 IRQ_TYPE_EDGE_FALLING>;
  609.         interrupt-controller;
  610.         #interrupt-cells = <2>;
  611.         status = "okay";
  612.  
  613.         st,main-control-register = <0x04>;
  614.         st,vin-control-register = <0xc0>;
  615.         st,usb-control-register = <0x20>;
  616.  
  617.         regulators {
  618.             compatible = "st,stpmic1-regulators";
  619.  
  620.             ldo1-supply = <&v3v3>;
  621.             ldo3-supply = <&vdd_ddr>;
  622.             ldo6-supply = <&v3v3>;
  623.             pwr_sw1-supply = <&bst_out>;
  624.             pwr_sw2-supply = <&bst_out>;
  625.  
  626.             vddcore: buck1 {
  627.                 regulator-name = "vddcore";
  628.                 regulator-min-microvolt = <1200000>;
  629.                 regulator-max-microvolt = <1350000>;
  630.                 regulator-always-on;
  631.                 regulator-initial-mode = <0>;
  632.                 regulator-over-current-protection;
  633.             };
  634.  
  635.             vdd_ddr: buck2 {
  636.                 regulator-name = "vdd_ddr";
  637.                 regulator-min-microvolt = <1350000>;
  638.                 regulator-max-microvolt = <1350000>;
  639.                 regulator-always-on;
  640.                 regulator-initial-mode = <0>;
  641.                 regulator-over-current-protection;
  642.             };
  643.  
  644.             vdd: buck3 {
  645.                 regulator-name = "vdd";
  646.                 regulator-min-microvolt = <3300000>;
  647.                 regulator-max-microvolt = <3300000>;
  648.                 regulator-always-on;
  649.                 st,mask-reset;
  650.                 regulator-initial-mode = <0>;
  651.                 regulator-over-current-protection;
  652.             };
  653.  
  654.             v3v3: buck4 {
  655.                 regulator-name = "v3v3";
  656.                 regulator-min-microvolt = <3300000>;
  657.                 regulator-max-microvolt = <3300000>;
  658.                 regulator-always-on;
  659.                 regulator-over-current-protection;
  660.                 regulator-initial-mode = <0>;
  661.             };
  662.  
  663.             v1v8_audio: ldo1 {
  664.                 regulator-name = "v1v8_audio";
  665.                 regulator-min-microvolt = <1800000>;
  666.                 regulator-max-microvolt = <1800000>;
  667.                 regulator-always-on;
  668.                 interrupts = <IT_CURLIM_LDO1 0>;
  669.             };
  670.  
  671.             v3v3_hdmi: ldo2 {
  672.                 regulator-name = "v3v3_hdmi";
  673.                 regulator-min-microvolt = <3300000>;
  674.                 regulator-max-microvolt = <3300000>;
  675.                 regulator-always-on;
  676.                 interrupts = <IT_CURLIM_LDO2 0>;
  677.  
  678.             };
  679.             vtt_ddr: ldo3 {
  680.                 regulator-name = "vtt_ddr";
  681.                 regulator-min-microvolt = <500000>;
  682.                 regulator-max-microvolt = <750000>;
  683.                 regulator-always-on;
  684.                 regulator-over-current-protection;
  685.             };
  686.  
  687.             vdd_usb: ldo4 {
  688.                 regulator-name = "vdd_usb";
  689.                 regulator-min-microvolt = <3300000>;
  690.                 regulator-max-microvolt = <3300000>;
  691.                 interrupts = <IT_CURLIM_LDO4 0>;
  692.             };
  693.  
  694.             vdda: ldo5 {
  695.                 regulator-name = "vdda";
  696.                 regulator-min-microvolt = <3300000>;
  697.                 regulator-max-microvolt = <3300000>;
  698.                 interrupts = <IT_CURLIM_LDO5 0>;
  699.                 regulator-always-on;
  700.             };
  701.  
  702.             v1v2_hdmi: ldo6 {
  703.                 regulator-name = "v1v2_hdmi";
  704.                 regulator-min-microvolt = <1200000>;
  705.                 regulator-max-microvolt = <1200000>;
  706.                 regulator-always-on;
  707.                 interrupts = <IT_CURLIM_LDO6 0>;
  708.             };
  709.  
  710.             vref_ddr: vref_ddr {
  711.                 regulator-name = "vref_ddr";
  712.                 regulator-always-on;
  713.                 regulator-over-current-protection;
  714.             };
  715.  
  716.             bst_out: boost {
  717.                 regulator-name = "bst_out";
  718.                 interrupts = <IT_OCP_BOOST 0>;
  719.             };
  720.  
  721.             vbus_otg: pwr_sw1 {
  722.                 regulator-name = "vbus_otg";
  723.                 interrupts = <IT_OCP_OTG 0>;
  724.                 regulator-active-discharge;
  725.             };
  726.  
  727.             vbus_sw: pwr_sw2 {
  728.                 regulator-name = "vbus_sw";
  729.                 interrupts = <IT_OCP_SWOUT 0>;
  730.                 regulator-active-discharge;
  731.             };
  732.         };
  733.         onkey {
  734.             compatible = "st,stpmic1-onkey";
  735.             interrupts = <IT_PONKEY_F 0>, <IT_PONKEY_R 1>;
  736.             interrupt-names = "onkey-falling", "onkey-rising";
  737.             status = "okay";
  738.         };
  739.  
  740.         watchdog {
  741.             compatible = "st,stpmic1-wdt";
  742.             status = "disabled";
  743.         };
  744.     };
  745.     /* USER CODE END i2c4 */
  746. };
  747.  
  748. &ipcc{
  749.     status = "okay";
  750.  
  751.     /* USER CODE BEGIN ipcc */
  752.     /* USER CODE END ipcc */
  753. };
  754.  
  755. &iwdg2{
  756.     status = "disabled";
  757.  
  758.     /* USER CODE BEGIN iwdg2 */
  759.     /* USER CODE END iwdg2 */
  760. };
  761.  
  762. &m_can2{
  763.     pinctrl-names = "default", "sleep";
  764.     pinctrl-0 = <&fdcan2_pins_mx>;
  765.     pinctrl-1 = <&fdcan2_sleep_pins_mx>;
  766.     status = "disabled";
  767.  
  768.     /* USER CODE BEGIN m_can2 */
  769.     /* USER CODE END m_can2 */
  770. };
  771.  
  772. &m4_timers1{
  773.     pinctrl-names = "rproc_default";
  774.     pinctrl-0 = <&tim1_pwm_pins_mx>;
  775.     status = "disabled";
  776.  
  777.     /* USER CODE BEGIN m4_timers1 */
  778.     /* USER CODE END m4_timers1 */
  779. };
  780.  
  781. &m4_timers3{
  782.     pinctrl-names = "rproc_default";
  783.     pinctrl-0 = <&tim3_pwm_pins_mx>;
  784.     status = "disabled";
  785.  
  786.     /* USER CODE BEGIN m4_timers3 */
  787.     /* USER CODE END m4_timers3 */
  788. };
  789.  
  790. &pwr{
  791.     status = "okay";
  792.  
  793.     /* USER CODE BEGIN pwr */
  794.     /* USER CODE END pwr */
  795. };
  796.  
  797. &rcc{
  798.     u-boot,dm-pre-reloc;
  799.     status = "okay";
  800.  
  801.     /* USER CODE BEGIN rcc */
  802.     /* USER CODE END rcc */
  803. };
  804.  
  805. &rng1{
  806.     status = "okay";
  807.  
  808.     /* USER CODE BEGIN rng1 */
  809.     /* USER CODE END rng1 */
  810. };
  811.  
  812. &rtc{
  813.     status = "okay";
  814.  
  815.     /* USER CODE BEGIN rtc */
  816.     /* USER CODE END rtc */
  817. };
  818.  
  819. &spi2{
  820.     pinctrl-names = "default", "sleep";
  821.     pinctrl-0 = <&spi2_pins_mx>;
  822.     pinctrl-1 = <&spi2_sleep_pins_mx>;
  823.     status = "okay";
  824.  
  825.     /* USER CODE BEGIN spi2 */
  826.     /* USER CODE END spi2 */
  827. };
  828.  
  829. &spi3{
  830.     pinctrl-names = "default", "sleep";
  831.     pinctrl-0 = <&spi3_pins_mx>;
  832.     pinctrl-1 = <&spi3_sleep_pins_mx>;
  833.     status = "okay";
  834.  
  835.     /* USER CODE BEGIN spi3 */
  836.     /* USER CODE END spi3 */
  837. };
  838.  
  839. &timers6{
  840.     status = "okay";
  841.  
  842.     /* USER CODE BEGIN timers6 */
  843.     /* USER CODE END timers6 */
  844. };
  845.  
  846. &uart4{
  847.     u-boot,dm-pre-reloc;
  848.     pinctrl-names = "default", "sleep";
  849.     pinctrl-0 = <&uart4_pins_mx>;
  850.     pinctrl-1 = <&uart4_sleep_pins_mx>;
  851.     status = "okay";
  852.  
  853.     /* USER CODE BEGIN uart4 */
  854.     /* USER CODE END uart4 */
  855. };
  856.  
  857. &uart5{
  858.     pinctrl-names = "default", "sleep";
  859.     pinctrl-0 = <&uart5_pins_mx>;
  860.     pinctrl-1 = <&uart5_sleep_pins_mx>;
  861.     status = "okay";
  862.  
  863.     /* USER CODE BEGIN uart5 */
  864.     /* USER CODE END uart5 */
  865. };
  866.  
  867. &uart7{
  868.     pinctrl-names = "default", "sleep";
  869.     pinctrl-0 = <&uart7_pins_mx>;
  870.     pinctrl-1 = <&uart7_sleep_pins_mx>;
  871.     status = "okay";
  872.  
  873.     /* USER CODE BEGIN uart7 */
  874.     /* USER CODE END uart7 */
  875. };
  876.  
  877. &uart8{
  878.     pinctrl-names = "default", "sleep";
  879.     pinctrl-0 = <&uart8_pins_mx>;
  880.     pinctrl-1 = <&uart8_sleep_pins_mx>;
  881.     status = "okay";
  882.  
  883.     /* USER CODE BEGIN uart8 */
  884.     /* USER CODE END uart8 */
  885. };
  886.  
  887. &usbh_ehci{
  888.     status = "disabled";
  889.  
  890.     /* USER CODE BEGIN usbh_ehci */
  891.     /* USER CODE END usbh_ehci */
  892. };
  893.  
  894. &usbh_ohci{
  895.     status = "disabled";
  896.  
  897.     /* USER CODE BEGIN usbh_ohci */
  898.     /* USER CODE END usbh_ohci */
  899. };
  900.  
  901. &usbotg_hs{
  902.     pinctrl-names = "default", "sleep";
  903.     pinctrl-0 = <&usb_otg_hs_pins_mx>;
  904.     pinctrl-1 = <&usb_otg_hs_sleep_pins_mx>;
  905.     status = "disabled";
  906.  
  907.     /* USER CODE BEGIN usbotg_hs */
  908.     /* USER CODE END usbotg_hs */
  909. };
  910.  
  911. &usbphyc{
  912.     status = "disabled";
  913.  
  914.     /* USER CODE BEGIN usbphyc */
  915.     /* USER CODE END usbphyc */
  916. };
  917.  
  918. &usbphyc_port0{
  919.     status = "disabled";
  920.  
  921.     /* USER CODE BEGIN usbphyc_port0 */
  922.     /* USER CODE END usbphyc_port0 */
  923. };
  924.  
  925. &usbphyc_port1{
  926.     status = "disabled";
  927.  
  928.     /* USER CODE BEGIN usbphyc_port1 */
  929.     /* USER CODE END usbphyc_port1 */
  930. };
  931.  
  932. &vrefbuf{
  933.     status = "okay";
  934.  
  935.     /* USER CODE BEGIN vrefbuf */
  936.     /* USER CODE END vrefbuf */
  937. };
  938.  
  939. /* USER CODE BEGIN addons */
  940. &m4_rproc {
  941. memory-region = <&retram>, <&mcuram>, <&mcuram2>, <&vdev0vring0>,
  942.                 <&vdev0vring1>, <&vdev0buffer>;
  943. };
  944.  
  945. &dma1 {
  946.         sram = <&dma_pool>;
  947. };
  948.  
  949. &dma2 {
  950.         sram = <&dma_pool>;
  951. };
  952.  
  953.  
  954. /* USER CODE END addons */
Advertisement
Add Comment
Please, Sign In to add comment
Advertisement
Public Pastes
Advertisement
We use cookies for various purposes including analytics. By continuing to use Pastebin, you agree to our use of cookies as described in the Cookies Policy.  OK, I Understand
Not a member of Pastebin yet?
Sign Up, it unlocks many cool features!