Narovik

Practica 5_test

Dec 12th, 2017
107
0
Never
Not a member of Pastebin yet? Sign Up, it unlocks many cool features!
VHDL 2.51 KB | None | 0 0
  1. --------------------------------------------------------------------------------
  2. -- Company:
  3. -- Engineer:
  4. -- Create Date:   19:46:39 12/11/2017
  5.  
  6. --------------------------------------------------------------------------------
  7. LIBRARY ieee;
  8. USE ieee.std_logic_1164.ALL;
  9.  
  10. ENTITY P5 IS
  11. END P5;
  12.  
  13. ARCHITECTURE behavior OF P5 IS
  14.  
  15.     -- Component Declaration for the Unit Under Test (UUT)
  16.  
  17.     COMPONENT Cuadrante
  18.     PORT(
  19.          G3 : IN  std_logic;
  20.          G2 : IN  std_logic;
  21.          G1 : IN  std_logic;
  22.          G0 : IN  std_logic;
  23.          P : OUT  std_logic;
  24.          S : OUT  std_logic;
  25.          T : OUT  std_logic;
  26.          C : OUT  std_logic
  27.         );
  28.     END COMPONENT;
  29.    
  30.  
  31.    --Inputs
  32.    signal G3 : std_logic := '0';
  33.    signal G2 : std_logic := '0';
  34.    signal G1 : std_logic := '0';
  35.    signal G0 : std_logic := '0';
  36.  
  37.     --Outputs
  38.    signal P : std_logic;
  39.    signal S : std_logic;
  40.    signal T : std_logic;
  41.    signal C : std_logic;
  42.    -- No clocks detected in port list. Replace <clock> below with
  43.    -- appropriate port name
  44.  
  45.  
  46. BEGIN
  47.  
  48.     -- Instantiate the Unit Under Test (UUT)
  49.    uut: Cuadrante PORT MAP (
  50.           G3 => G3,
  51.           G2 => G2,
  52.           G1 => G1,
  53.           G0 => G0,
  54.           P => P,
  55.           S => S,
  56.           T => T,
  57.           C => C
  58.         );
  59.  
  60.    -- Clock process definitions
  61.  
  62.  
  63.  
  64.    -- Stimulus process
  65.    stim_proc: process
  66.    begin       
  67.       -- hold reset state for 100 ns.
  68.  
  69.  
  70.         G3 <= '0'; G2 <= '0'; G1 <= '0'; G0 <= '0';
  71.         wait for 10 ms;
  72.         G3 <= '0'; G2 <= '0'; G1 <= '0'; G0 <= '1';
  73.         wait for 10 ms;
  74.         G3 <= '0'; G2 <= '0'; G1 <= '1'; G0 <= '1';
  75.         wait for 10 ms;
  76.         G3 <= '0'; G2 <= '0'; G1 <= '1'; G0 <= '0';
  77.         wait for 10 ms;
  78.         G3 <= '0'; G2 <= '1'; G1 <= '1'; G0 <= '0';
  79.         wait for 10 ms;
  80.         G3 <= '0'; G2 <= '1'; G1 <= '1'; G0 <= '1';
  81.         wait for 10 ms;
  82.         G3 <= '0'; G2 <= '1'; G1 <= '0'; G0 <= '1';
  83.         wait for 10 ms;
  84.         G3 <= '0'; G2 <= '1'; G1 <= '0'; G0 <= '0';
  85.         wait for 10 ms;
  86.         G3 <= '1'; G2 <= '1'; G1 <= '0'; G0 <= '0';
  87.         wait for 10 ms;
  88.         G3 <= '1'; G2 <= '1'; G1 <= '0'; G0 <= '1';
  89.         wait for 10 ms;
  90.         G3 <= '1'; G2 <= '1'; G1 <= '1'; G0 <= '1';
  91.         wait for 10 ms;
  92.         G3 <= '1'; G2 <= '1'; G1 <= '1'; G0 <= '0';
  93.         wait for 10 ms;
  94.         G3 <= '1'; G2 <= '0'; G1 <= '1'; G0 <= '0';
  95.         wait for 10 ms;
  96.         G3 <= '1'; G2 <= '0'; G1 <= '1'; G0 <= '1';
  97.         wait for 10 ms;
  98.         G3 <= '1'; G2 <= '0'; G1 <= '0'; G0 <= '1';
  99.         wait for 10 ms;
  100.         G3 <= '1'; G2 <= '0'; G1 <= '0'; G0 <= '0';
  101.       wait; wait;
  102.     end process;
  103.  
  104. END;
Advertisement
Add Comment
Please, Sign In to add comment