qcom,gcc-msm8255.h

/* SPDX-License-Identifier: GPL-2.0-only */
#ifndef _DT_BINDINGS_CLOCK_QCOM_GCC_MSM8255_H
#define _DT_BINDINGS_CLOCK_QCOM_GCC_MSM8255_H

#define PLL1_CLK                0
#define PLL2_CLK                1
#define PLL3_CLK                2
#define PLL4_CLK                3
#define GLBL_ROOT_CLK           4
#define AXI_LI_APPS_CLK         5
#define AXI_LI_ADSP_A_CLK       6
#define AXI_LI_JPEG_CLK         7
#define AXI_LI_VFE_CLK          8
#define AXI_MDP_CLK             9
#define AXI_LI_VG_CLK           10
#define AXI_GRP_2D_CLK          11
#define AXI_LI_GRP_CLK          12
#define AXI_MFC_CLK             13
#define AXI_ROTATOR_CLK         14
#define AXI_VPE_CLK             15
#define ADM_CLK                 16
#define ADM_P_CLK               17
#define CE_CLK                  18
#define CAMIF_PAD_P_CLK         19
#define CSI0_P_CLK              20
#define EMDH_P_CLK              21
#define GRP_2D_P_CLK            22
#define GRP_3D_P_CLK            23
#define JPEG_P_CLK              24
#define LPA_P_CLK               25
#define MDP_P_CLK               26
#define MFC_P_CLK               27
#define PMDH_P_CLK              28
#define ROTATOR_IMEM_CLK        29
#define ROTATOR_P_CLK           30
#define SDC1_P_CLK              31
#define SDC2_P_CLK              32
#define SDC3_P_CLK              33
#define SDC4_P_CLK              34
#define SPI_P_CLK               35
#define TSIF_P_CLK              36
#define UART1DM_P_CLK           37
#define UART2DM_P_CLK           38
#define USB_HS2_P_CLK           39
#define USB_HS3_P_CLK           40
#define USB_HS_P_CLK            41
#define VFE_P_CLK               42
#define CSI0_CLK                43
#define I2C_CLK                 44
#define I2C_2_CLK               45
#define QUP_I2C_CLK             46
#define UART1_CLK               47
#define UART2_CLK               48
#define UART1DM_CLK             49
#define UART2DM_CLK             50
#define EMDH_CLK                51
#define PMDH_CLK                52
#define GRP_2D_CLK              53
#define GRP_3D_SRC_CLK          54
#define GRP_3D_CLK              55
#define IMEM_CLK                56
#define SDC1_CLK                57
#define SDC3_CLK                58
#define SDC2_CLK                59
#define SDC4_CLK                60
#define MDP_CLK                 61
#define MDP_LCDC_PCLK_CLK       62
#define MDP_LCDC_PAD_PCLK_CLK   63
#define MDP_VSYNC_CLK           64
#define MI2S_CODEC_RX_M_CLK     65
#define MI2S_CODEC_RX_S_CLK     66
#define MI2S_CODEC_TX_M_CLK     67
#define MI2S_CODEC_TX_S_CLK     68
#define MI2S_M_CLK              69
#define MI2S_S_CLK              70
#define SDAC_CLK                71
#define SDAC_M_CLK              72
#define TV_CLK                  73
#define HDMI_CLK                74
#define TV_DAC_CLK              75
#define TV_ENC_CLK              76
#define TSIF_REF_CLK            77
#define USB_HS_SRC_CLK          78
#define USB_HS_CLK              79
#define USB_HS_CORE_CLK         80
#define USB_HS2_CLK             81
#define USB_HS2_CORE_CLK        82
#define USB_HS3_CLK             83
#define USB_HS3_CORE_CLK        84
#define JPEG_CLK                85
#define VFE_CLK                 86
#define VFE_MDC_CLK             87
#define VFE_CAMIF_CLK           88
#define CSI0_VFE_CLK            89
#define CAM_M_CLK               90
#define VPE_CLK                 91
#define MFC_CLK                 92
#define MFC_DIV2_CLK            93
#define SPI_CLK                 94
#define LPA_CODEC_CLK           95
#define MDC_CLK                 96
#define LPA_CORE_CLK            97
#define ACPU_CLK                98

#endif