tzarc

just-after-reset.txt

Jul 13th, 2018
140
Never
Not a member of Pastebin yet? Sign Up, it unlocks many cool features!
  1. >>>> spi2
  2. SPI2 settings
  3. CR2 : 0x00000347 [0x40003800]
  4. CR1 : 0x00000000 [0x40003804]
  5. SR : 0x00000043 [0x40003808]
  6. DR : 0x000000ff [0x4000380c]
  7. CRCPR : 0x00000007 [0x40003810]
  8. RXCRCR : 0x00000000 [0x40003814]
  9. TXCRCR : 0x00000000 [0x40003818]
  10.  
  11. >>>> dma
  12. DMA settings
  13. ISR : 0x00070000 [0x40020000]
  14. IFCR : 0x00000000 [0x40020004]
  15. CCR1 : 0x00000000 [0x40020008]
  16. CNDTR : 0x00000000 [0x40020084]
  17. CPAR1 : 0x00000000 [0x40020010]
  18. CMAR1 : 0x00000000 [0x40020014]
  19. CCR2 : 0x00000000 [0x4002001c]
  20. CNDTR : 0x00000000 [0x40020084]
  21. CPAR2 : 0x00000000 [0x40020024]
  22. CMAR2 : 0x00000000 [0x40020028]
  23. CCR3 : 0x00000000 [0x40020030]
  24. CNDTR : 0x00000000 [0x40020084]
  25. CPAR3 : 0x00000000 [0x40020038]
  26. CMAR3 : 0x00000000 [0x4002003c]
  27. CCR4 : 0x00000000 [0x40020044]
  28. CNDTR : 0x00000000 [0x40020084]
  29. CPAR4 : 0x00000000 [0x4002004c]
  30. CMAR4 : 0x00000000 [0x40020050]
  31. CCR5 : 0x00002090 [0x40020058]
  32. CNDTR : 0x00000000 [0x40020084]
  33. CPAR5 : 0x4000380c [0x40020060]
  34. CMAR5 : 0x20001f20 [0x40020064]
  35. CCR6 : 0x00000000 [0x4002006c]
  36. CNDTR : 0x00000000 [0x40020084]
  37. CPAR6 : 0x00000000 [0x40020074]
  38. CMAR6 : 0x00000000 [0x40020078]
  39. CCR7 : 0x00000000 [0x40020080]
  40. CNDTR : 0x00000000 [0x40020084]
  41. CPAR7 : 0x00000000 [0x40020088]
  42.  
  43. >>>> spi1
  44. SPI1 settings
  45. CR2 : 0x00000000 [0x40013000]
  46. CR1 : 0x00000000 [0x40013004]
  47. SR : 0x00000000 [0x40013008]
  48. DR : 0x00000000 [0x4001300c]
  49. CRCPR : 0x00000000 [0x40013010]
  50. RXCRCR : 0x00000000 [0x40013014]
  51. TXCRCR : 0x00000000 [0x40013018]
  52.  
  53. >>>> tim4
  54. TIM4 settings
  55. CR1 : 0x00000081 [0x40000800]
  56. CR2 : 0x00000000 [0x40000804]
  57. SMC : 0x00000000 [0x40000808]
  58. DIER : 0x00000000 [0x4000080c]
  59. SR : 0x0000001f [0x40000810]
  60. EGR : 0x00000000 [0x40000814]
  61. CCMR1 : 0x00006800 [0x40000818]
  62. CCMR2 : 0x00000000 [0x4000081c]
  63. CCER : 0x00000010 [0x40000820]
  64. CNT : 0x00002e18 [0x40000824]
  65. PSC : 0x00000005 [0x40000828]
  66. ARR : 0x00008bdf [0x4000082c]
  67. RCR : 0x00000000 [0x40000830]
  68. CCR1 : 0x00000000 [0x40000834]
  69. CCR2 : 0x00005dc0 [0x40000838]
  70. CCR3 : 0x00000000 [0x4000083c]
  71. CCR4 : 0x00000000 [0x40000840]
  72. BDTR : 0x00000000 [0x40000844]
  73. DCR : 0x00000000 [0x40000848]
  74. DMAR : 0x00000081 [0x4000084c]
  75.  
  76. >>>> dac
  77. DAC settings
  78. CR : 0x00030003 [0x40007400]
  79. SWTRIGR : 0x00000000 [0x40007404]
  80. DHR12R1 : 0x00000000 [0x40007408]
  81. DHR12L1 : 0x00000000 [0x4000740c]
  82. DHR8R1 : 0x00000000 [0x40007410]
  83. DHR12R2 : 0x00000000 [0x40007414]
  84. DHR12L2 : 0x00000000 [0x40007418]
  85. DHR8R2 : 0x00000000 [0x4000741c]
  86. DHR12RD : 0x00000000 [0x40007420]
  87. DHR12LD : 0x00000000 [0x40007424]
  88. DHR8RD : 0x00000000 [0x40007428]
  89. DOR1 : 0x00000000 [0x4000742c]
  90. DOR2 : 0x00000000 [0x40007430]
  91. SR : 0x00000000 [0x40007434]
  92.  
  93. >>>> gpio
  94. // PA0 O 0 OD (50 Mhz) U7
  95. gpio_set_mode(GPIOA, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_OPENDRAIN, GPIO0);
  96.  
  97. // PA1 I 1 PuPd M2 button
  98. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO1);
  99. gpio_set(GPIOA, GPIO1);
  100.  
  101. // PA2 I 1 PuPd SEL button
  102. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO2);
  103. gpio_set(GPIOA, GPIO2);
  104.  
  105. // PA3 I 1 PuPd M1 button
  106. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO3);
  107. gpio_set(GPIOA, GPIO3);
  108.  
  109. // PA4 I 0 An DAC1_OUT TL594.2 (1IN-)
  110. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_ANALOG, GPIO4);
  111.  
  112. // PA5 I 0 An DAC2_OUT TL594.15 (2IN-)
  113. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_ANALOG, GPIO5);
  114.  
  115. // PA6 I 1 Flt
  116. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO6);
  117.  
  118. // PA7 I 0 Flt ADC1_IN7 R30-U2.7:V_OUT-B (measures Vout)
  119. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO7);
  120.  
  121. // PA8 O 0 PP (50 Mhz) TFT.7 (not used by TFT)
  122. gpio_set_mode(GPIOA, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_PUSHPULL, GPIO8);
  123.  
  124. // PA9 O 0 AF-PP (50 Mhz)
  125. gpio_set_mode(GPIOA, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_ALTFN_PUSHPULL, GPIO9);
  126.  
  127. // PA10 I 1 Flt
  128. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO10);
  129.  
  130. // PA11 I 1 Flt
  131. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO11);
  132.  
  133. // PA12 I 1 Flt
  134. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO12);
  135.  
  136. // PA13 I 0 PuPd
  137. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO13);
  138. gpio_clear(GPIOA, GPIO13);
  139.  
  140. // PA14 I 1 PuPd SWDCLK
  141. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO14);
  142. gpio_set(GPIOA, GPIO14);
  143.  
  144. // PA15 O 1 OD (50 Mhz) R41-TL594.16 (2IN+)
  145. gpio_set_mode(GPIOA, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_OPENDRAIN, GPIO15);
  146.  
  147. // PB0 I 0 An ADC1_IN8 R7/R2-R14-D4 (measures Vin)
  148. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_ANALOG, GPIO0);
  149.  
  150. // PB1 I 0 An ADC1_IN9 R33-U2.1:V_OUT-A (measures Iout)
  151. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_ANALOG, GPIO1);
  152.  
  153. // PB2 I 1 Flt
  154. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO2);
  155.  
  156. // PB3 O 0 OD (50 Mhz) R11-R17-R25-U2.5 (V_inB+)
  157. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_OPENDRAIN, GPIO3);
  158.  
  159. // PB4 I 1 PuPd PWR button
  160. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO4);
  161. gpio_set(GPIOB, GPIO4);
  162.  
  163. // PB5 I 1 PuPd Rotary press
  164. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO5);
  165. gpio_set(GPIOB, GPIO5);
  166.  
  167. // PB6 O 0 PP (50 Mhz) NC?
  168. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_PUSHPULL, GPIO6);
  169.  
  170. // PB7 O 0 AF-PP (50 Mhz) TIM4_CH2
  171. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_ALTFN_PUSHPULL, GPIO7);
  172.  
  173. // PB8 I 1 PuPd Rotary enc
  174. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO8);
  175. gpio_set(GPIOB, GPIO8);
  176.  
  177. // PB9 I 1 PuPd Rotary enc
  178. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO9);
  179. gpio_set(GPIOB, GPIO9);
  180.  
  181. // PB10 I 1 Flt
  182. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO10);
  183.  
  184. // PB11 O 1 PP (50 Mhz) nPwrEnable R29-TFT.2 (TFT_VCC)
  185. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_PUSHPULL, GPIO11);
  186.  
  187. // PB12 O 1 PP (50 Mhz) SPI2_NSS TFT_RESET
  188. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_PUSHPULL, GPIO12);
  189.  
  190. // PB13 O 0 AF-PP (50 Mhz) SPI2_SCK
  191. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_ALTFN_PUSHPULL, GPIO13);
  192.  
  193. // PB14 O 1 PP (50 Mhz) SPI2_MISO TFT_A0
  194. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_PUSHPULL, GPIO14);
  195.  
  196. // PB15 O 0 AF-PP (50 Mhz) SPI2_MOSI
  197. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_ALTFN_PUSHPULL, GPIO15);
  198.  
  199. // PC0 I 0 Flt
  200. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO0);
  201.  
  202. // PC1 I 0 Flt
  203. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO1);
  204.  
  205. // PC2 I 0 Flt
  206. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO2);
  207.  
  208. // PC3 I 0 Flt
  209. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO3);
  210.  
  211. // PC4 I 0 Flt
  212. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO4);
  213.  
  214. // PC5 I 0 Flt
  215. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO5);
  216.  
  217. // PC6 I 0 Flt
  218. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO6);
  219.  
  220. // PC7 I 0 Flt
  221. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO7);
  222.  
  223. // PC8 I 0 Flt
  224. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO8);
  225.  
  226. // PC9 I 0 Flt
  227. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO9);
  228.  
  229. // PC10 I 0 Flt
  230. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO10);
  231.  
  232. // PC11 I 0 Flt
  233. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO11);
  234.  
  235. // PC12 I 0 Flt
  236. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO12);
  237.  
  238. // PC13 I 1 Flt
  239. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO13);
  240.  
  241. // PC14 I 1 Flt
  242. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO14);
  243.  
  244. // PC15 I 1 Flt
  245. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO15);
  246.  
  247. // PD0 I 0 Flt
  248. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO0);
  249.  
  250. // PD1 O 0 PP (50 Mhz) U7
  251. gpio_set_mode(GPIOD, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_PUSHPULL, GPIO1);
  252.  
  253. // PD2 I 0 Flt
  254. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO2);
  255.  
  256. // PD3 I 0 Flt
  257. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO3);
  258.  
  259. // PD4 I 0 Flt
  260. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO4);
  261.  
  262. // PD5 I 0 Flt
  263. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO5);
  264.  
  265. // PD6 I 0 Flt
  266. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO6);
  267.  
  268. // PD7 I 0 Flt
  269. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO7);
  270.  
  271. // PD8 I 0 Flt
  272. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO8);
  273.  
  274. // PD9 I 0 Flt
  275. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO9);
  276.  
  277. // PD10 I 0 Flt
  278. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO10);
  279.  
  280. // PD11 I 0 Flt
  281. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO11);
  282.  
  283. // PD12 I 0 Flt
  284. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO12);
  285.  
  286. // PD13 I 0 Flt
  287. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO13);
  288.  
  289. // PD14 I 0 Flt
  290. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO14);
  291.  
  292. // PD15 I 0 Flt
  293. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO15);
  294.  
  295.  
  296. >>>> gpiob
  297. GPIOB settings
  298. CRL : 0xb3887400 [0x40010c00]
  299. CRH : 0xb3b33488 [0x40010c04]
  300. IDR : 0x00007f34 [0x40010c08]
  301. ODR : 0x00005b30 [0x40010c0c]
  302. BSRR : 0x00000000 [0x40010c10]
  303. BRR : 0x00000000 [0x40010c14]
  304. LCKR : 0x00000000 [0x40010c18]
  305.  
  306. >>>> gpioc
  307. GPIOC settings
  308. CRL : 0x44444444 [0x40011000]
  309. CRH : 0x44444444 [0x40011004]
  310. IDR : 0x0000e000 [0x40011008]
  311. ODR : 0x00000000 [0x4001100c]
  312. BSRR : 0x00000000 [0x40011010]
  313. BRR : 0x00000000 [0x40011014]
  314. LCKR : 0x00000000 [0x40011018]
  315.  
  316. >>>> gpioa
  317. GPIOA settings
  318. CRL : 0x44008887 [0x40010800]
  319. CRH : 0x788444b3 [0x40010804]
  320. IDR : 0x0000de4e [0x40010808]
  321. ODR : 0x0000c00e [0x4001080c]
  322. BSRR : 0x00000000 [0x40010810]
  323. BRR : 0x00000000 [0x40010814]
  324. LCKR : 0x00000000 [0x40010818]
  325.  
  326. >>>> gpiod
  327. GPIOD settings
  328. CRL : 0x44444434 [0x40011400]
  329. CRH : 0x44444444 [0x40011404]
  330. IDR : 0x00000000 [0x40011408]
  331. ODR : 0x00000000 [0x4001140c]
  332. BSRR : 0x00000000 [0x40011410]
  333. BRR : 0x00000000 [0x40011414]
  334. LCKR : 0x00000000 [0x40011418]
  335.  
  336. >>>> adc1
  337. ADC1 settings
  338. SR : 0x0000000a [0x40012400]
  339. CR1 : 0x00000180 [0x40012404]
  340. CR2 : 0x0000a001 [0x40012408]
  341. SMPR1 : 0x036db6db [0x4001240c]
  342. SMPR2 : 0x1b6db6db [0x40012410]
  343. JOFR1 : 0x00000000 [0x40012414]
  344. JOFR2 : 0x00000000 [0x40012418]
  345. JOFR3 : 0x00000000 [0x4001241c]
  346. JOFR4 : 0x00000000 [0x40012420]
  347. HTR : 0x00000fff [0x40012424]
  348. LTR : 0x00000000 [0x40012428]
  349. SQR1 : 0x00000000 [0x4001242c]
  350. SQR2 : 0x00000000 [0x40012430]
  351. SQR3 : 0x00000000 [0x40012434]
  352. JSQR : 0x0024a0e0 [0x40012438]
  353. JDR1 : 0x00000028 [0x4001243c]
  354. JDR2 : 0x0000047c [0x40012440]
  355. JDR3 : 0x00000007 [0x40012444]
  356. JDR4 : 0x00000000 [0x40012448]
  357. DR : 0x00000041 [0x4001244c]
  358.  
  359. >>>> afio
  360. AFIO settings
  361. EVCR : 0x00000000 [0x40010000]
  362. MAPR : 0x00000000 [0x40010004]
  363. EXTICR1 : 0x00000000 [0x40010008]
  364. EXTICR2 : 0x00000011 [0x4001000c]
  365. EXTICR3 : 0x00000011 [0x40010010]
  366. EXTICR4 : 0x00000000 [0x40010014]
  367. MAPR2 : 0x00000000 [0x40010018]
  368.  
  369. >>>> exti
  370. EXTI settings
  371. IMR : 0x0000033e [0x40010400]
  372. EMR : 0x0000033e [0x40010404]
  373. RTSR : 0x00000300 [0x40010408]
  374. FTSR : 0x0000033e [0x4001040c]
  375. SWIER : 0x00000000 [0x40010410]
  376. PR : 0x00000000 [0x40010414]
  377.  
  378. >>>> rcc
  379. RCC settings
  380. CR : 0x03003883 [0x40021000]
  381. CFGR : 0x0028c40a [0x40021004]
  382. CIR : 0x00000000 [0x40021008]
  383. APB2RSTR : 0x00000000 [0x4002100c]
  384. APB1RSTR : 0x00000000 [0x40021010]
  385. AHBENR : 0x00000015 [0x40021014]
  386. APB2ENR : 0x0000423d [0x40021018]
  387. APB1ENR : 0x20004005 [0x4002101c]
  388. BDCR : 0x00000000 [0x40021020]
  389. CSR : 0x1c000000 [0x40021024]
  390. CFGR2 : 0x00000000 [0x4002102c]
RAW Paste Data