hbinderup94

syncGenerator

May 27th, 2017
92
0
Never
Not a member of Pastebin yet? Sign Up, it unlocks many cool features!
VHDL 1.27 KB | None | 0 0
  1. ------ syncGenerator ------
  2. procedure syncGenerator( signal syncCounter : inout integer;
  3.  signal syncOut         : out std_logic;
  4.  signal blankOut        : out std_logic;
  5.  constant frontPorch    : in natural;
  6.  constant backPorch     : in natural;
  7.  constant dataLen       : in natural;
  8.  constant syncWidth     : in natural) is
  9.  
  10.  begin
  11.     if (syncCounter <= (frontPorch+backPorch+dataLen+syncWidth)) then
  12.         syncCounter <= syncCounter + 1;
  13.     else
  14.         syncCounter <= 0;
  15.     end if;
  16.    
  17.     -- området "backPorch" - dette område er "blank" med syncOut = 1
  18.     if (syncCounter < backPorch) then
  19.         blankOut    <= '1';
  20.         syncOut     <= '1';
  21.     -- området "DataLen" - dette område er "ikke blank" med syncOut = 1
  22.     elsif (syncCounter > backPorch and syncCounter < (backPorch + dataLen)) then
  23.         blankOut    <= '0';
  24.         syncOut     <= '1';
  25.     -- området "frontPorch" - dette område er "blank" med syncOut = 1
  26.     elsif (syncCounter > (backPorch + dataLen) and
  27.             syncCounter < (backPorch + dataLen + frontPorch)) then
  28.         blankOut    <= '1';
  29.         syncOut     <= '1';
  30.     -- området "sync" - dette område er "blank" med syncOut = 0 (new line)
  31.     elsif (syncCounter > (backPorch+dataLen+frontPorch) and
  32.             syncCounter < (backPorch + datalen + frontPorch + syncWidth)) then
  33.         blankOut    <= '1';
  34.         syncOut     <= '0';
  35.     end if;
  36. end syncGenerator;
Advertisement
Add Comment
Please, Sign In to add comment