module Somandor_com_FFD_16bits( B3,B0,RESET,CLOCK,B2,B1,D2,D0,
 D3,D1);
 input B3,B0,RESET,CLOCK,B2,B1;
 output D2,D0,D3,D1;
 wire w6,w7,w8,w11,w12,w13,w15,w16;
 wire w18,w20,w22,w23,w24,w25,w26,w27;
 wire w28,w29,w30,w31,w32,w33,w34,w35;
 wire w36,w37,w38,w39,w40,w41,w42,w43;
 wire w44,w45,w46,w47,w48,w49,w50,w51;
 wire w52,w53,w54,w55;
 dreg #(2) dreg_1(D2,w15,w13,RESET,CLOCK);
 dreg #(2) dreg_2(D1,w18,w16,RESET,CLOCK);
 dreg #(2) dreg_3(D3,w22,w7,RESET,CLOCK);
 dreg #(2) dreg_4(D0,w23,w11,RESET,CLOCK);
 nand #(2) nand2_1_5(w26,w24,w25);
 or #(1) or3_2_6(w8,w27,w28,w29);
 nand #(1) nand2_3_7(w25,B3,D3);
 and #(1) and2_4_8(w29,D3,w6);
 or #(1) or2_5_9(w24,D3,B3);
 nand #(1) nand2_6_10(w7,w30,w31);
 or #(1) or2_7_11(w30,w26,w6);
 nand #(1) nand2_8_12(w31,w6,w26);
 and #(1) and2_9_13(w27,B3,D3);
 and #(1) and2_10_14(w28,w6,B3);
 nand #(2) nand2_1_15(w34,w32,w33);
 or #(3) or3_2_16(w12,w35,w36,w37);
 nand #(1) nand2_3_17(w33,B0,D0);
 and #(1) and2_4_18(w37,D0,vss);
 or #(1) or2_5_19(w32,D0,B0);
 nand #(1) nand2_6_20(w11,w38,w39);
 or #(1) or2_7_21(w38,w34,vss);
 nand #(1) nand2_8_22(w39,vss,w34);
 and #(1) and2_9_23(w35,B0,D0);
 and #(1) and2_10_24(w36,vss,B0);
 nand #(2) nand2_1_25(w42,w40,w41);
 or #(3) or3_2_26(w20,w43,w44,w45);
 nand #(1) nand2_3_27(w41,B1,D1);
 and #(1) and2_4_28(w45,D1,w12);
 or #(1) or2_5_29(w40,D1,B1);
 nand #(1) nand2_6_30(w16,w46,w47);
 or #(1) or2_7_31(w46,w42,w12);
 nand #(1) nand2_8_32(w47,w12,w42);
 and #(1) and2_9_33(w43,B1,D1);
 and #(1) and2_10_34(w44,w12,B1);
 nand #(2) nand2_1_35(w50,w48,w49);
 or #(3) or3_2_36(w6,w51,w52,w53);
 nand #(1) nand2_3_37(w49,B2,D2);
 and #(1) and2_4_38(w53,D2,w20);
 or #(1) or2_5_39(w48,D2,B2);
 nand #(1) nand2_6_40(w13,w54,w55);
 or #(1) or2_7_41(w54,w50,w20);
 nand #(1) nand2_8_42(w55,w20,w50);
 and #(1) and2_9_43(w51,B2,D2);
 and #(1) and2_10_44(w52,w20,B2);
endmodule