tzarc

5V-on

Jul 13th, 2018
74
Never
Not a member of Pastebin yet? Sign Up, it unlocks many cool features!
  1. >>>> spi2
  2. SPI2 settings
  3. CR2 : 0x00000347 [0x40003800]
  4. CR1 : 0x00000000 [0x40003804]
  5. SR : 0x00000003 [0x40003808]
  6. DR : 0x000000ff [0x4000380c]
  7. CRCPR : 0x00000007 [0x40003810]
  8. RXCRCR : 0x00000000 [0x40003814]
  9. TXCRCR : 0x00000000 [0x40003818]
  10.  
  11. >>>> dma
  12. DMA settings
  13. ISR : 0x00000000 [0x40020000]
  14. IFCR : 0x00000000 [0x40020004]
  15. CCR1 : 0x00000000 [0x40020008]
  16. CNDTR : 0x00000000 [0x40020084]
  17. CPAR1 : 0x00000000 [0x40020010]
  18. CMAR1 : 0x00000000 [0x40020014]
  19. CCR2 : 0x00000000 [0x4002001c]
  20. CNDTR : 0x00000000 [0x40020084]
  21. CPAR2 : 0x00000000 [0x40020024]
  22. CMAR2 : 0x00000000 [0x40020028]
  23. CCR3 : 0x00000000 [0x40020030]
  24. CNDTR : 0x00000000 [0x40020084]
  25. CPAR3 : 0x00000000 [0x40020038]
  26. CMAR3 : 0x00000000 [0x4002003c]
  27. CCR4 : 0x00000000 [0x40020044]
  28. CNDTR : 0x00000000 [0x40020084]
  29. CPAR4 : 0x00000000 [0x4002004c]
  30. CMAR4 : 0x00000000 [0x40020050]
  31. CCR5 : 0x00000000 [0x40020058]
  32. CNDTR : 0x00000000 [0x40020084]
  33. CPAR5 : 0x00000000 [0x40020060]
  34. CMAR5 : 0x00000000 [0x40020064]
  35. CCR6 : 0x00000000 [0x4002006c]
  36. CNDTR : 0x00000000 [0x40020084]
  37. CPAR6 : 0x00000000 [0x40020074]
  38. CMAR6 : 0x00000000 [0x40020078]
  39. CCR7 : 0x00000000 [0x40020080]
  40. CNDTR : 0x00000000 [0x40020084]
  41. CPAR7 : 0x00000000 [0x40020088]
  42.  
  43. >>>> spi1
  44. SPI1 settings
  45. CR2 : 0x00000000 [0x40013000]
  46. CR1 : 0x00000000 [0x40013004]
  47. SR : 0x00000000 [0x40013008]
  48. DR : 0x00000000 [0x4001300c]
  49. CRCPR : 0x00000000 [0x40013010]
  50. RXCRCR : 0x00000000 [0x40013014]
  51. TXCRCR : 0x00000000 [0x40013018]
  52.  
  53. >>>> tim4
  54. TIM4 settings
  55. CR1 : 0x00000081 [0x40000800]
  56. CR2 : 0x00000000 [0x40000804]
  57. SMC : 0x00000000 [0x40000808]
  58. DIER : 0x00000000 [0x4000080c]
  59. SR : 0x0000001f [0x40000810]
  60. EGR : 0x00000000 [0x40000814]
  61. CCMR1 : 0x00006800 [0x40000818]
  62. CCMR2 : 0x00000000 [0x4000081c]
  63. CCER : 0x00000010 [0x40000820]
  64. CNT : 0x0000284f [0x40000824]
  65. PSC : 0x00000000 [0x40000828]
  66. ARR : 0x00005dbf [0x4000082c]
  67. RCR : 0x00000000 [0x40000830]
  68. CCR1 : 0x00000000 [0x40000834]
  69. CCR2 : 0x00004e20 [0x40000838]
  70. CCR3 : 0x00000000 [0x4000083c]
  71. CCR4 : 0x00000000 [0x40000840]
  72. BDTR : 0x00000000 [0x40000844]
  73. DCR : 0x00000000 [0x40000848]
  74. DMAR : 0x00000081 [0x4000084c]
  75.  
  76. >>>> dac
  77. DAC settings
  78. CR : 0x00030003 [0x40007400]
  79. SWTRIGR : 0x00000000 [0x40007404]
  80. DHR12R1 : 0x0000017b [0x40007408]
  81. DHR12L1 : 0x000017b0 [0x4000740c]
  82. DHR8R1 : 0x00000017 [0x40007410]
  83. DHR12R2 : 0x00000d01 [0x40007414]
  84. DHR12L2 : 0x0000d010 [0x40007418]
  85. DHR8R2 : 0x000000d0 [0x4000741c]
  86. DHR12RD : 0x0d01017b [0x40007420]
  87. DHR12LD : 0xd01017b0 [0x40007424]
  88. DHR8RD : 0x0000d017 [0x40007428]
  89. DOR1 : 0x0000017b [0x4000742c]
  90. DOR2 : 0x00000d01 [0x40007430]
  91. SR : 0x00000000 [0x40007434]
  92.  
  93. >>>> gpio
  94. // PA0 O 1 OD (50 Mhz) U7
  95. gpio_set_mode(GPIOA, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_OPENDRAIN, GPIO0);
  96.  
  97. // PA1 I 1 PuPd M2 button
  98. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO1);
  99. gpio_set(GPIOA, GPIO1);
  100.  
  101. // PA2 I 1 PuPd SEL button
  102. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO2);
  103. gpio_set(GPIOA, GPIO2);
  104.  
  105. // PA3 I 1 PuPd M1 button
  106. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO3);
  107. gpio_set(GPIOA, GPIO3);
  108.  
  109. // PA4 I 0 An DAC1_OUT TL594.2 (1IN-)
  110. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_ANALOG, GPIO4);
  111.  
  112. // PA5 I 0 An DAC2_OUT TL594.15 (2IN-)
  113. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_ANALOG, GPIO5);
  114.  
  115. // PA6 I 1 PuPd
  116. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO6);
  117. gpio_set(GPIOA, GPIO6);
  118.  
  119. // PA7 I 0 An ADC1_IN7 R30-U2.7:V_OUT-B (measures Vout)
  120. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_ANALOG, GPIO7);
  121.  
  122. // PA8 O 0 PP (50 Mhz) TFT.7 (not used by TFT)
  123. gpio_set_mode(GPIOA, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_PUSHPULL, GPIO8);
  124.  
  125. // PA9 O 0 AF-PP (50 Mhz)
  126. gpio_set_mode(GPIOA, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_ALTFN_PUSHPULL, GPIO9);
  127.  
  128. // PA10 I 0 PuPd
  129. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO10);
  130. gpio_clear(GPIOA, GPIO10);
  131.  
  132. // PA11 I 1 Flt
  133. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO11);
  134.  
  135. // PA12 I 1 Flt
  136. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO12);
  137.  
  138. // PA13 I 0 PuPd
  139. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO13);
  140. gpio_clear(GPIOA, GPIO13);
  141.  
  142. // PA14 I 1 PuPd SWDCLK
  143. gpio_set_mode(GPIOA, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO14);
  144. gpio_set(GPIOA, GPIO14);
  145.  
  146. // PA15 O 1 OD (50 Mhz) R41-TL594.16 (2IN+)
  147. gpio_set_mode(GPIOA, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_OPENDRAIN, GPIO15);
  148.  
  149. // PB0 I 0 An ADC1_IN8 R7/R2-R14-D4 (measures Vin)
  150. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_ANALOG, GPIO0);
  151.  
  152. // PB1 I 0 An ADC1_IN9 R33-U2.1:V_OUT-A (measures Iout)
  153. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_ANALOG, GPIO1);
  154.  
  155. // PB2 I 1 Flt
  156. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO2);
  157.  
  158. // PB3 O 1 OD (50 Mhz) R11-R17-R25-U2.5 (V_inB+)
  159. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_OPENDRAIN, GPIO3);
  160.  
  161. // PB4 I 1 PuPd PWR button
  162. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO4);
  163. gpio_set(GPIOB, GPIO4);
  164.  
  165. // PB5 I 1 PuPd Rotary press
  166. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO5);
  167. gpio_set(GPIOB, GPIO5);
  168.  
  169. // PB6 O 0 PP (50 Mhz) NC?
  170. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_PUSHPULL, GPIO6);
  171.  
  172. // PB7 O 0 AF-PP (50 Mhz) TIM4_CH2
  173. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_ALTFN_PUSHPULL, GPIO7);
  174.  
  175. // PB8 I 1 PuPd Rotary enc
  176. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO8);
  177. gpio_set(GPIOB, GPIO8);
  178.  
  179. // PB9 I 0 PuPd Rotary enc
  180. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_PULL_UPDOWN, GPIO9);
  181. gpio_clear(GPIOB, GPIO9);
  182.  
  183. // PB10 I 1 Flt
  184. gpio_set_mode(GPIOB, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO10);
  185.  
  186. // PB11 O 0 PP (50 Mhz) nPwrEnable R29-TFT.2 (TFT_VCC)
  187. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_PUSHPULL, GPIO11);
  188.  
  189. // PB12 O 1 PP (50 Mhz) SPI2_NSS TFT_RESET
  190. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_PUSHPULL, GPIO12);
  191.  
  192. // PB13 O 1 AF-PP (50 Mhz) SPI2_SCK
  193. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_ALTFN_PUSHPULL, GPIO13);
  194.  
  195. // PB14 O 1 PP (50 Mhz) SPI2_MISO TFT_A0
  196. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_PUSHPULL, GPIO14);
  197.  
  198. // PB15 O 1 AF-PP (50 Mhz) SPI2_MOSI
  199. gpio_set_mode(GPIOB, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_ALTFN_PUSHPULL, GPIO15);
  200.  
  201. // PC0 I 0 Flt
  202. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO0);
  203.  
  204. // PC1 I 0 Flt
  205. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO1);
  206.  
  207. // PC2 I 0 Flt
  208. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO2);
  209.  
  210. // PC3 I 0 Flt
  211. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO3);
  212.  
  213. // PC4 I 0 Flt
  214. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO4);
  215.  
  216. // PC5 I 0 Flt
  217. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO5);
  218.  
  219. // PC6 I 0 Flt
  220. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO6);
  221.  
  222. // PC7 I 0 Flt
  223. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO7);
  224.  
  225. // PC8 I 0 Flt
  226. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO8);
  227.  
  228. // PC9 I 0 Flt
  229. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO9);
  230.  
  231. // PC10 I 0 Flt
  232. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO10);
  233.  
  234. // PC11 I 0 Flt
  235. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO11);
  236.  
  237. // PC12 I 0 Flt
  238. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO12);
  239.  
  240. // PC13 I 0 Flt
  241. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO13);
  242.  
  243. // PC14 I 0 Flt
  244. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO14);
  245.  
  246. // PC15 I 0 Flt
  247. gpio_set_mode(GPIOC, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO15);
  248.  
  249. // PD0 I 1 Flt
  250. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO0);
  251.  
  252. // PD1 O 1 PP (50 Mhz) U7
  253. gpio_set_mode(GPIOD, GPIO_MODE_OUTPUT_50_MHZ, GPIO_CNF_OUTPUT_PUSHPULL, GPIO1);
  254.  
  255. // PD2 I 0 Flt
  256. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO2);
  257.  
  258. // PD3 I 0 Flt
  259. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO3);
  260.  
  261. // PD4 I 0 Flt
  262. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO4);
  263.  
  264. // PD5 I 0 Flt
  265. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO5);
  266.  
  267. // PD6 I 0 Flt
  268. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO6);
  269.  
  270. // PD7 I 0 Flt
  271. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO7);
  272.  
  273. // PD8 I 0 Flt
  274. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO8);
  275.  
  276. // PD9 I 0 Flt
  277. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO9);
  278.  
  279. // PD10 I 0 Flt
  280. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO10);
  281.  
  282. // PD11 I 0 Flt
  283. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO11);
  284.  
  285. // PD12 I 0 Flt
  286. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO12);
  287.  
  288. // PD13 I 0 Flt
  289. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO13);
  290.  
  291. // PD14 I 0 Flt
  292. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO14);
  293.  
  294. // PD15 I 0 Flt
  295. gpio_set_mode(GPIOD, GPIO_MODE_INPUT, GPIO_CNF_INPUT_FLOAT, GPIO15);
  296.  
  297.  
  298. >>>> gpiob
  299. GPIOB settings
  300. CRL : 0xb3887400 [0x40010c00]
  301. CRH : 0xb3b33488 [0x40010c04]
  302. IDR : 0x00007534 [0x40010c08]
  303. ODR : 0x0000f338 [0x40010c0c]
  304. BSRR : 0x00000000 [0x40010c10]
  305. BRR : 0x00000000 [0x40010c14]
  306. LCKR : 0x00000000 [0x40010c18]
  307.  
  308. >>>> gpioc
  309. GPIOC settings
  310. CRL : 0x44444444 [0x40011000]
  311. CRH : 0x44444444 [0x40011004]
  312. IDR : 0x00000000 [0x40011008]
  313. ODR : 0x00000000 [0x4001100c]
  314. BSRR : 0x00000000 [0x40011010]
  315. BRR : 0x00000000 [0x40011014]
  316. LCKR : 0x00000000 [0x40011018]
  317.  
  318. >>>> gpioa
  319. GPIOA settings
  320. CRL : 0x08008887 [0x40010800]
  321. CRH : 0x788448b3 [0x40010804]
  322. IDR : 0x00005a4f [0x40010808]
  323. ODR : 0x0000a04f [0x4001080c]
  324. BSRR : 0x00000000 [0x40010810]
  325. BRR : 0x00000000 [0x40010814]
  326. LCKR : 0x00000000 [0x40010818]
  327.  
  328. >>>> gpiod
  329. GPIOD settings
  330. CRL : 0x44444434 [0x40011400]
  331. CRH : 0x44444444 [0x40011404]
  332. IDR : 0x00000003 [0x40011408]
  333. ODR : 0x00000002 [0x4001140c]
  334. BSRR : 0x00000000 [0x40011410]
  335. BRR : 0x00000000 [0x40011414]
  336. LCKR : 0x00000000 [0x40011418]
  337.  
  338. >>>> adc1
  339. ADC1 settings
  340. SR : 0x00000010 [0x40012400]
  341. CR1 : 0x00000000 [0x40012404]
  342. CR2 : 0x009e0001 [0x40012408]
  343. SMPR1 : 0x00000000 [0x4001240c]
  344. SMPR2 : 0x36c00000 [0x40012410]
  345. JOFR1 : 0x00000000 [0x40012414]
  346. JOFR2 : 0x00000000 [0x40012418]
  347. JOFR3 : 0x00000000 [0x4001241c]
  348. JOFR4 : 0x00000000 [0x40012420]
  349. HTR : 0x00000fff [0x40012424]
  350. LTR : 0x00000000 [0x40012428]
  351. SQR1 : 0x00000000 [0x4001242c]
  352. SQR2 : 0x00000000 [0x40012430]
  353. SQR3 : 0x00000008 [0x40012434]
  354. JSQR : 0x00000000 [0x40012438]
  355. JDR1 : 0x00000000 [0x4001243c]
  356. JDR2 : 0x00000000 [0x40012440]
  357. JDR3 : 0x00000000 [0x40012444]
  358. JDR4 : 0x00000000 [0x40012448]
  359. DR : 0x00000477 [0x4001244c]
  360.  
  361. >>>> afio
  362. AFIO settings
  363. EVCR : 0x00000000 [0x40010000]
  364. MAPR : 0x02008000 [0x40010004]
  365. EXTICR1 : 0x00000000 [0x40010008]
  366. EXTICR2 : 0x00000011 [0x4001000c]
  367. EXTICR3 : 0x00000011 [0x40010010]
  368. EXTICR4 : 0x00000000 [0x40010014]
  369. MAPR2 : 0x00000000 [0x40010018]
  370.  
  371. >>>> exti
  372. EXTI settings
  373. IMR : 0x0000033e [0x40010400]
  374. EMR : 0x00000000 [0x40010404]
  375. RTSR : 0x00000300 [0x40010408]
  376. FTSR : 0x0000033e [0x4001040c]
  377. SWIER : 0x00000000 [0x40010410]
  378. PR : 0x00000000 [0x40010414]
  379.  
  380. >>>> rcc
  381. RCC settings
  382. CR : 0x03003883 [0x40021000]
  383. CFGR : 0x0410000a [0x40021004]
  384. CIR : 0x00000000 [0x40021008]
  385. APB2RSTR : 0x00000000 [0x4002100c]
  386. APB1RSTR : 0x00000000 [0x40021010]
  387. AHBENR : 0x00000014 [0x40021014]
  388. APB2ENR : 0x0000422d [0x40021018]
  389. APB1ENR : 0x20004006 [0x4002101c]
  390. BDCR : 0x00000000 [0x40021020]
  391. CSR : 0x0c000000 [0x40021024]
  392. CFGR2 : 0x00000000 [0x4002102c]
RAW Paste Data