module registrador_X(clk,in,Tx,out_ula/*,out_BCD_dez,out_BCD_uni,leds,sinal*/);
    input clk;
    input [4:0]in;
    input [1:0] Tx;
    output [5:0] out_ula;
    reg [1:0]estado;
    reg [5:0]reg_X;
    initial
    begin
        reg_X=6'b000000;

        estado=2'b00;
    end
    always@(clk or estado)
    begin
        case(estado)
        2'b00:
            begin
                if(Tx==2'b00)
                    estado=2'b01;
                else if(Tx==2'b01)
                    estado=2'b10;
                else begin
                    reg_X=reg_X;
                end
            end
        2'b01:
            begin
                reg_X=6'b0;
                estado=2'b00;
            end
        2'b10:
            begin
                reg_X[5]=in[4];
                reg_X[4]=0;
                reg_X[3]=in[3];
                reg_X[2]=in[2];

                reg_X[1]=in[1];
                reg_X[0]=in[0];
                estado=2'b00;
            end
        endcase
    end
    assign out_ula=reg_X;
endmodule