SHARE
TWEET

Untitled

a guest Jul 2nd, 2019 8 Never
Not a member of Pastebin yet? Sign Up, it unlocks many cool features!
  1. /dts-v1/;
  2.  
  3. / {
  4.     compatible = "xlnx,zynqmp-zcu102-revB", "xlnx,zynqmp-zcu102", "xlnx,zynqmp";
  5.     #address-cells = <0x2>;
  6.     #size-cells = <0x2>;
  7.     model = "ZynqMP ZCU102 RevB";
  8.  
  9.     cpus {
  10.         #address-cells = <0x1>;
  11.         #size-cells = <0x0>;
  12.  
  13.         cpu@0 {
  14.             compatible = "arm,cortex-a53", "arm,armv8";
  15.             device_type = "cpu";
  16.             enable-method = "psci";
  17.             operating-points-v2 = <0x1>;
  18.             reg = <0x0>;
  19.             cpu-idle-states = <0x2>;
  20.             clocks = <0x3 0xa>;
  21.         };
  22.  
  23.         cpu@1 {
  24.             compatible = "arm,cortex-a53", "arm,armv8";
  25.             device_type = "cpu";
  26.             enable-method = "psci";
  27.             reg = <0x1>;
  28.             operating-points-v2 = <0x1>;
  29.             cpu-idle-states = <0x2>;
  30.         };
  31.  
  32.         cpu@2 {
  33.             compatible = "arm,cortex-a53", "arm,armv8";
  34.             device_type = "cpu";
  35.             enable-method = "psci";
  36.             reg = <0x2>;
  37.             operating-points-v2 = <0x1>;
  38.             cpu-idle-states = <0x2>;
  39.         };
  40.  
  41.         cpu@3 {
  42.             compatible = "arm,cortex-a53", "arm,armv8";
  43.             device_type = "cpu";
  44.             enable-method = "psci";
  45.             reg = <0x3>;
  46.             operating-points-v2 = <0x1>;
  47.             cpu-idle-states = <0x2>;
  48.         };
  49.  
  50.         idle-states {
  51.             entry-method = "arm,psci";
  52.  
  53.             cpu-sleep-0 {
  54.                 compatible = "arm,idle-state";
  55.                 arm,psci-suspend-param = <0x40000000>;
  56.                 local-timer-stop;
  57.                 entry-latency-us = <0x12c>;
  58.                 exit-latency-us = <0x258>;
  59.                 min-residency-us = <0x2710>;
  60.                 phandle = <0x2>;
  61.             };
  62.         };
  63.     };
  64.  
  65.     cpu_opp_table {
  66.         compatible = "operating-points-v2";
  67.         opp-shared;
  68.         phandle = <0x1>;
  69.  
  70.         opp00 {
  71.             opp-hz = <0x0 0x47868bf4>;
  72.             opp-microvolt = <0xf4240>;
  73.             clock-latency-ns = <0x7a120>;
  74.         };
  75.  
  76.         opp01 {
  77.             opp-hz = <0x0 0x23c345fa>;
  78.             opp-microvolt = <0xf4240>;
  79.             clock-latency-ns = <0x7a120>;
  80.         };
  81.  
  82.         opp02 {
  83.             opp-hz = <0x0 0x17d783fc>;
  84.             opp-microvolt = <0xf4240>;
  85.             clock-latency-ns = <0x7a120>;
  86.         };
  87.  
  88.         opp03 {
  89.             opp-hz = <0x0 0x11e1a2fd>;
  90.             opp-microvolt = <0xf4240>;
  91.             clock-latency-ns = <0x7a120>;
  92.         };
  93.     };
  94.  
  95.     dcc {
  96.         compatible = "arm,dcc";
  97.         status = "disabled";
  98.         u-boot,dm-pre-reloc;
  99.     };
  100.  
  101.     zynqmp_ipi {
  102.         compatible = "xlnx,zynqmp-ipi-mailbox";
  103.         interrupt-parent = <0x4>;
  104.         interrupts = <0x0 0x23 0x4>;
  105.         xlnx,ipi-id = <0x0>;
  106.         #address-cells = <0x2>;
  107.         #size-cells = <0x2>;
  108.         ranges;
  109.  
  110.         mailbox@ff990400 {
  111.             reg = <0x0 0xff9905c0 0x0 0x20 0x0 0xff9905e0 0x0 0x20 0x0 0xff990e80 0x0 0x20 0x0 0xff990ea0 0x0 0x20>;
  112.             reg-names = "local_request_region", "local_response_region", "remote_request_region", "remote_response_region";
  113.             #mbox-cells = <0x1>;
  114.             xlnx,ipi-id = <0x4>;
  115.             phandle = <0x5>;
  116.         };
  117.     };
  118.  
  119.     pmu {
  120.         compatible = "arm,armv8-pmuv3";
  121.         interrupt-parent = <0x4>;
  122.         interrupts = <0x0 0x8f 0x4 0x0 0x90 0x4 0x0 0x91 0x4 0x0 0x92 0x4>;
  123.     };
  124.  
  125.     psci {
  126.         compatible = "arm,psci-0.2";
  127.         method = "smc";
  128.     };
  129.  
  130.     firmware {
  131.  
  132.         zynqmp-firmware {
  133.             compatible = "xlnx,zynqmp-firmware";
  134.             u-boot,dm-pre-reloc;
  135.             method = "smc";
  136.             #power-domain-cells = <0x1>;
  137.             phandle = <0xc>;
  138.  
  139.             zynqmp-power {
  140.                 compatible = "xlnx,zynqmp-power";
  141.                 interrupt-parent = <0x4>;
  142.                 interrupts = <0x0 0x23 0x4>;
  143.                 mboxes = <0x5 0x0 0x5 0x1>;
  144.                 mbox-names = "tx", "rx";
  145.             };
  146.  
  147.             reset-controller {
  148.                 compatible = "xlnx,zynqmp-reset";
  149.                 #reset-cells = <0x1>;
  150.                 phandle = <0x1a>;
  151.             };
  152.  
  153.             pinctrl {
  154.                 compatible = "xlnx,zynqmp-pinctrl";
  155.                 status = "okay";
  156.  
  157.                 i2c0-default {
  158.                     phandle = <0x12>;
  159.  
  160.                     mux {
  161.                         groups = "i2c0_3_grp";
  162.                         function = "i2c0";
  163.                     };
  164.  
  165.                     conf {
  166.                         groups = "i2c0_3_grp";
  167.                         bias-pull-up;
  168.                         slew-rate = <0x1>;
  169.                         io-standard = <0x1>;
  170.                     };
  171.                 };
  172.  
  173.                 i2c0-gpio {
  174.                     phandle = <0x13>;
  175.  
  176.                     mux {
  177.                         groups = "gpio0_14_grp", "gpio0_15_grp";
  178.                         function = "gpio0";
  179.                     };
  180.  
  181.                     conf {
  182.                         groups = "gpio0_14_grp", "gpio0_15_grp";
  183.                         slew-rate = <0x1>;
  184.                         io-standard = <0x1>;
  185.                     };
  186.                 };
  187.  
  188.                 i2c1-default {
  189.                     phandle = <0x15>;
  190.  
  191.                     mux {
  192.                         groups = "i2c1_4_grp";
  193.                         function = "i2c1";
  194.                     };
  195.  
  196.                     conf {
  197.                         groups = "i2c1_4_grp";
  198.                         bias-pull-up;
  199.                         slew-rate = <0x1>;
  200.                         io-standard = <0x1>;
  201.                     };
  202.                 };
  203.  
  204.                 i2c1-gpio {
  205.                     phandle = <0x16>;
  206.  
  207.                     mux {
  208.                         groups = "gpio0_16_grp", "gpio0_17_grp";
  209.                         function = "gpio0";
  210.                     };
  211.  
  212.                     conf {
  213.                         groups = "gpio0_16_grp", "gpio0_17_grp";
  214.                         slew-rate = <0x1>;
  215.                         io-standard = <0x1>;
  216.                     };
  217.                 };
  218.  
  219.                 uart0-default {
  220.                     phandle = <0x1d>;
  221.  
  222.                     mux {
  223.                         groups = "uart0_4_grp";
  224.                         function = "uart0";
  225.                     };
  226.  
  227.                     conf {
  228.                         groups = "uart0_4_grp";
  229.                         slew-rate = <0x1>;
  230.                         io-standard = <0x1>;
  231.                     };
  232.  
  233.                     conf-rx {
  234.                         pins = "MIO18";
  235.                         bias-high-impedance;
  236.                     };
  237.  
  238.                     conf-tx {
  239.                         pins = "MIO19";
  240.                         bias-disable;
  241.                     };
  242.                 };
  243.  
  244.                 uart1-default {
  245.                     phandle = <0x1e>;
  246.  
  247.                     mux {
  248.                         groups = "uart1_5_grp";
  249.                         function = "uart1";
  250.                     };
  251.  
  252.                     conf {
  253.                         groups = "uart1_5_grp";
  254.                         slew-rate = <0x1>;
  255.                         io-standard = <0x1>;
  256.                     };
  257.  
  258.                     conf-rx {
  259.                         pins = "MIO21";
  260.                         bias-high-impedance;
  261.                     };
  262.  
  263.                     conf-tx {
  264.                         pins = "MIO20";
  265.                         bias-disable;
  266.                     };
  267.                 };
  268.  
  269.                 usb0-default {
  270.                     phandle = <0x1f>;
  271.  
  272.                     mux {
  273.                         groups = "usb0_0_grp";
  274.                         function = "usb0";
  275.                     };
  276.  
  277.                     conf {
  278.                         groups = "usb0_0_grp";
  279.                         slew-rate = <0x1>;
  280.                         io-standard = <0x1>;
  281.                     };
  282.  
  283.                     conf-rx {
  284.                         pins = "MIO52", "MIO53", "MIO55";
  285.                         bias-high-impedance;
  286.                     };
  287.  
  288.                     conf-tx {
  289.                         pins = "MIO54", "MIO56", "MIO57", "MIO58", "MIO59", "MIO60", "MIO61", "MIO62", "MIO63";
  290.                         bias-disable;
  291.                     };
  292.                 };
  293.  
  294.                 gem3-default {
  295.                     phandle = <0x10>;
  296.  
  297.                     mux {
  298.                         function = "ethernet3";
  299.                         groups = "ethernet3_0_grp";
  300.                     };
  301.  
  302.                     conf {
  303.                         groups = "ethernet3_0_grp";
  304.                         slew-rate = <0x1>;
  305.                         io-standard = <0x1>;
  306.                     };
  307.  
  308.                     conf-rx {
  309.                         pins = "MIO70", "MIO71", "MIO72", "MIO73", "MIO74", "MIO75";
  310.                         bias-high-impedance;
  311.                         low-power-disable;
  312.                     };
  313.  
  314.                     conf-tx {
  315.                         pins = "MIO64", "MIO65", "MIO66", "MIO67", "MIO68", "MIO69";
  316.                         bias-disable;
  317.                         low-power-enable;
  318.                     };
  319.  
  320.                     mux-mdio {
  321.                         function = "mdio3";
  322.                         groups = "mdio3_0_grp";
  323.                     };
  324.  
  325.                     conf-mdio {
  326.                         groups = "mdio3_0_grp";
  327.                         slew-rate = <0x1>;
  328.                         io-standard = <0x1>;
  329.                         bias-disable;
  330.                     };
  331.                 };
  332.  
  333.                 can1-default {
  334.                     phandle = <0xd>;
  335.  
  336.                     mux {
  337.                         function = "can1";
  338.                         groups = "can1_6_grp";
  339.                     };
  340.  
  341.                     conf {
  342.                         groups = "can1_6_grp";
  343.                         slew-rate = <0x1>;
  344.                         io-standard = <0x1>;
  345.                     };
  346.  
  347.                     conf-rx {
  348.                         pins = "MIO25";
  349.                         bias-high-impedance;
  350.                     };
  351.  
  352.                     conf-tx {
  353.                         pins = "MIO24";
  354.                         bias-disable;
  355.                     };
  356.                 };
  357.  
  358.                 sdhci1-default {
  359.                     phandle = <0x1c>;
  360.  
  361.                     mux {
  362.                         groups = "sdio1_0_grp";
  363.                         function = "sdio1";
  364.                     };
  365.  
  366.                     conf {
  367.                         groups = "sdio1_0_grp";
  368.                         slew-rate = <0x1>;
  369.                         io-standard = <0x1>;
  370.                         bias-disable;
  371.                     };
  372.  
  373.                     mux-cd {
  374.                         groups = "sdio1_cd_0_grp";
  375.                         function = "sdio1_cd";
  376.                     };
  377.  
  378.                     conf-cd {
  379.                         groups = "sdio1_cd_0_grp";
  380.                         bias-high-impedance;
  381.                         bias-pull-up;
  382.                         slew-rate = <0x1>;
  383.                         io-standard = <0x1>;
  384.                     };
  385.  
  386.                     mux-wp {
  387.                         groups = "sdio1_wp_0_grp";
  388.                         function = "sdio1_wp";
  389.                     };
  390.  
  391.                     conf-wp {
  392.                         groups = "sdio1_wp_0_grp";
  393.                         bias-high-impedance;
  394.                         bias-pull-up;
  395.                         slew-rate = <0x1>;
  396.                         io-standard = <0x1>;
  397.                     };
  398.                 };
  399.  
  400.                 gpio-default {
  401.                     phandle = <0x11>;
  402.  
  403.                     mux-sw {
  404.                         function = "gpio0";
  405.                         groups = "gpio0_22_grp", "gpio0_23_grp";
  406.                     };
  407.  
  408.                     conf-sw {
  409.                         groups = "gpio0_22_grp", "gpio0_23_grp";
  410.                         slew-rate = <0x1>;
  411.                         io-standard = <0x1>;
  412.                     };
  413.  
  414.                     mux-msp {
  415.                         function = "gpio0";
  416.                         groups = "gpio0_13_grp", "gpio0_38_grp";
  417.                     };
  418.  
  419.                     conf-msp {
  420.                         groups = "gpio0_13_grp", "gpio0_38_grp";
  421.                         slew-rate = <0x1>;
  422.                         io-standard = <0x1>;
  423.                     };
  424.  
  425.                     conf-pull-up {
  426.                         pins = "MIO22", "MIO23";
  427.                         bias-pull-up;
  428.                     };
  429.  
  430.                     conf-pull-none {
  431.                         pins = "MIO13", "MIO38";
  432.                         bias-disable;
  433.                     };
  434.                 };
  435.             };
  436.  
  437.             clock-controller {
  438.                 u-boot,dm-pre-reloc;
  439.                 #clock-cells = <0x1>;
  440.                 compatible = "xlnx,zynqmp-clk";
  441.                 clocks = <0x6 0x7 0x8 0x9 0xa>;
  442.                 clock-names = "pss_ref_clk", "video_clk", "pss_alt_ref_clk", "aux_ref_clk", "gt_crx_ref_clk";
  443.                 phandle = <0x3>;
  444.             };
  445.         };
  446.     };
  447.  
  448.     timer {
  449.         compatible = "arm,armv8-timer";
  450.         interrupt-parent = <0x4>;
  451.         interrupts = <0x1 0xd 0xf08 0x1 0xe 0xf08 0x1 0xb 0xf08 0x1 0xa 0xf08>;
  452.     };
  453.  
  454.     edac {
  455.         compatible = "arm,cortex-a53-edac";
  456.     };
  457.  
  458.     fpga-full {
  459.         compatible = "fpga-region";
  460.         fpga-mgr = <0xb>;
  461.         #address-cells = <0x2>;
  462.         #size-cells = <0x2>;
  463.     };
  464.  
  465.     nvmem_firmware {
  466.         compatible = "xlnx,zynqmp-nvmem-fw";
  467.         #address-cells = <0x1>;
  468.         #size-cells = <0x1>;
  469.  
  470.         soc_revision@0 {
  471.             reg = <0x0 0x4>;
  472.             phandle = <0x19>;
  473.         };
  474.  
  475.         efuse_dna@c {
  476.             reg = <0xc 0xc>;
  477.         };
  478.  
  479.         efuse_usr0@20 {
  480.             reg = <0x20 0x4>;
  481.         };
  482.  
  483.         efuse_usr1@24 {
  484.             reg = <0x24 0x4>;
  485.         };
  486.  
  487.         efuse_usr2@28 {
  488.             reg = <0x28 0x4>;
  489.         };
  490.  
  491.         efuse_usr3@2c {
  492.             reg = <0x2c 0x4>;
  493.         };
  494.  
  495.         efuse_usr4@30 {
  496.             reg = <0x30 0x4>;
  497.         };
  498.  
  499.         efuse_usr5@34 {
  500.             reg = <0x34 0x4>;
  501.         };
  502.  
  503.         efuse_usr6@38 {
  504.             reg = <0x38 0x4>;
  505.         };
  506.  
  507.         efuse_usr7@3c {
  508.             reg = <0x3c 0x4>;
  509.         };
  510.  
  511.         efuse_miscusr@40 {
  512.             reg = <0x40 0x4>;
  513.         };
  514.  
  515.         efuse_chash@50 {
  516.             reg = <0x50 0x4>;
  517.         };
  518.  
  519.         efuse_pufmisc@54 {
  520.             reg = <0x54 0x4>;
  521.         };
  522.  
  523.         efuse_sec@58 {
  524.             reg = <0x58 0x4>;
  525.         };
  526.  
  527.         efuse_spkid@5c {
  528.             reg = <0x5c 0x4>;
  529.         };
  530.  
  531.         efuse_ppk0hash@a0 {
  532.             reg = <0xa0 0x30>;
  533.         };
  534.  
  535.         efuse_ppk1hash@d0 {
  536.             reg = <0xd0 0x30>;
  537.         };
  538.     };
  539.  
  540.     pcap {
  541.         compatible = "xlnx,zynqmp-pcap-fpga";
  542.         clock-names = "ref_clk";
  543.         clocks = <0x3 0x29>;
  544.         phandle = <0xb>;
  545.     };
  546.  
  547.     zynqmp_rsa {
  548.         compatible = "xlnx,zynqmp-rsa";
  549.     };
  550.  
  551.     sha384 {
  552.         compatible = "xlnx,zynqmp-keccak-384";
  553.     };
  554.  
  555.     zynqmp_aes {
  556.         compatible = "xlnx,zynqmp-aes";
  557.     };
  558.  
  559.     amba_apu@0 {
  560.         compatible = "simple-bus";
  561.         #address-cells = <0x2>;
  562.         #size-cells = <0x1>;
  563.         ranges = <0x0 0x0 0x0 0x0 0xffffffff>;
  564.  
  565.         interrupt-controller@f9010000 {
  566.             compatible = "arm,gic-400", "arm,cortex-a15-gic";
  567.             #interrupt-cells = <0x3>;
  568.             reg = <0x0 0xf9010000 0x10000 0x0 0xf9020000 0x20000 0x0 0xf9040000 0x20000 0x0 0xf9060000 0x20000>;
  569.             interrupt-controller;
  570.             interrupt-parent = <0x4>;
  571.             interrupts = <0x1 0x9 0xf04>;
  572.             num_cpus = <0x2>;
  573.             num_interrupts = <0x60>;
  574.             phandle = <0x4>;
  575.         };
  576.     };
  577.  
  578.     smmu@fd800000 {
  579.         compatible = "arm,mmu-500";
  580.         reg = <0x0 0xfd800000 0x0 0x20000>;
  581.         #iommu-cells = <0x1>;
  582.         status = "disabled";
  583.         #global-interrupts = <0x1>;
  584.         interrupt-parent = <0x4>;
  585.         interrupts = <0x0 0x9b 0x4 0x0 0x9b 0x4 0x0 0x9b 0x4 0x0 0x9b 0x4 0x0 0x9b 0x4 0x0 0x9b 0x4 0x0 0x9b 0x4 0x0 0x9b 0x4 0x0 0x9b 0x4 0x0 0x9b 0x4 0x0 0x9b 0x4 0x0 0x9b 0x4 0x0 0x9b 0x4 0x0 0x9b 0x4 0x0 0x9b 0x4 0x0 0x9b 0x4 0x0 0x9b 0x4>;
  586.         phandle = <0xe>;
  587.     };
  588.  
  589.     amba {
  590.         compatible = "simple-bus";
  591.         u-boot,dm-pre-reloc;
  592.         #address-cells = <0x2>;
  593.         #size-cells = <0x2>;
  594.         ranges;
  595.  
  596.         can@ff060000 {
  597.             compatible = "xlnx,zynq-can-1.0";
  598.             status = "disabled";
  599.             clock-names = "can_clk", "pclk";
  600.             reg = <0x0 0xff060000 0x0 0x1000>;
  601.             interrupts = <0x0 0x17 0x4>;
  602.             interrupt-parent = <0x4>;
  603.             tx-fifo-depth = <0x40>;
  604.             rx-fifo-depth = <0x40>;
  605.             power-domains = <0xc 0x2f>;
  606.             clocks = <0x3 0x3f 0x3 0x1f>;
  607.         };
  608.  
  609.         can@ff070000 {
  610.             compatible = "xlnx,zynq-can-1.0";
  611.             status = "okay";
  612.             clock-names = "can_clk", "pclk";
  613.             reg = <0x0 0xff070000 0x0 0x1000>;
  614.             interrupts = <0x0 0x18 0x4>;
  615.             interrupt-parent = <0x4>;
  616.             tx-fifo-depth = <0x40>;
  617.             rx-fifo-depth = <0x40>;
  618.             power-domains = <0xc 0x30>;
  619.             clocks = <0x3 0x40 0x3 0x1f>;
  620.             pinctrl-names = "default";
  621.             pinctrl-0 = <0xd>;
  622.         };
  623.  
  624.         cci@fd6e0000 {
  625.             compatible = "arm,cci-400";
  626.             reg = <0x0 0xfd6e0000 0x0 0x9000>;
  627.             ranges = <0x0 0x0 0xfd6e0000 0x10000>;
  628.             #address-cells = <0x1>;
  629.             #size-cells = <0x1>;
  630.  
  631.             pmu@9000 {
  632.                 compatible = "arm,cci-400-pmu,r1";
  633.                 reg = <0x9000 0x5000>;
  634.                 interrupt-parent = <0x4>;
  635.                 interrupts = <0x0 0x7b 0x4 0x0 0x7b 0x4 0x0 0x7b 0x4 0x0 0x7b 0x4 0x0 0x7b 0x4>;
  636.             };
  637.         };
  638.  
  639.         dma@fd500000 {
  640.             status = "okay";
  641.             compatible = "xlnx,zynqmp-dma-1.0";
  642.             reg = <0x0 0xfd500000 0x0 0x1000>;
  643.             interrupt-parent = <0x4>;
  644.             interrupts = <0x0 0x7c 0x4>;
  645.             clock-names = "clk_main", "clk_apb";
  646.             xlnx,bus-width = <0x80>;
  647.             #stream-id-cells = <0x1>;
  648.             iommus = <0xe 0x14e8>;
  649.             power-domains = <0xc 0x2a>;
  650.             clocks = <0x3 0x13 0x3 0x1f>;
  651.         };
  652.  
  653.         dma@fd510000 {
  654.             status = "okay";
  655.             compatible = "xlnx,zynqmp-dma-1.0";
  656.             reg = <0x0 0xfd510000 0x0 0x1000>;
  657.             interrupt-parent = <0x4>;
  658.             interrupts = <0x0 0x7d 0x4>;
  659.             clock-names = "clk_main", "clk_apb";
  660.             xlnx,bus-width = <0x80>;
  661.             #stream-id-cells = <0x1>;
  662.             iommus = <0xe 0x14e9>;
  663.             power-domains = <0xc 0x2a>;
  664.             clocks = <0x3 0x13 0x3 0x1f>;
  665.         };
  666.  
  667.         dma@fd520000 {
  668.             status = "okay";
  669.             compatible = "xlnx,zynqmp-dma-1.0";
  670.             reg = <0x0 0xfd520000 0x0 0x1000>;
  671.             interrupt-parent = <0x4>;
  672.             interrupts = <0x0 0x7e 0x4>;
  673.             clock-names = "clk_main", "clk_apb";
  674.             xlnx,bus-width = <0x80>;
  675.             #stream-id-cells = <0x1>;
  676.             iommus = <0xe 0x14ea>;
  677.             power-domains = <0xc 0x2a>;
  678.             clocks = <0x3 0x13 0x3 0x1f>;
  679.         };
  680.  
  681.         dma@fd530000 {
  682.             status = "okay";
  683.             compatible = "xlnx,zynqmp-dma-1.0";
  684.             reg = <0x0 0xfd530000 0x0 0x1000>;
  685.             interrupt-parent = <0x4>;
  686.             interrupts = <0x0 0x7f 0x4>;
  687.             clock-names = "clk_main", "clk_apb";
  688.             xlnx,bus-width = <0x80>;
  689.             #stream-id-cells = <0x1>;
  690.             iommus = <0xe 0x14eb>;
  691.             power-domains = <0xc 0x2a>;
  692.             clocks = <0x3 0x13 0x3 0x1f>;
  693.         };
  694.  
  695.         dma@fd540000 {
  696.             status = "okay";
  697.             compatible = "xlnx,zynqmp-dma-1.0";
  698.             reg = <0x0 0xfd540000 0x0 0x1000>;
  699.             interrupt-parent = <0x4>;
  700.             interrupts = <0x0 0x80 0x4>;
  701.             clock-names = "clk_main", "clk_apb";
  702.             xlnx,bus-width = <0x80>;
  703.             #stream-id-cells = <0x1>;
  704.             iommus = <0xe 0x14ec>;
  705.             power-domains = <0xc 0x2a>;
  706.             clocks = <0x3 0x13 0x3 0x1f>;
  707.         };
  708.  
  709.         dma@fd550000 {
  710.             status = "okay";
  711.             compatible = "xlnx,zynqmp-dma-1.0";
  712.             reg = <0x0 0xfd550000 0x0 0x1000>;
  713.             interrupt-parent = <0x4>;
  714.             interrupts = <0x0 0x81 0x4>;
  715.             clock-names = "clk_main", "clk_apb";
  716.             xlnx,bus-width = <0x80>;
  717.             #stream-id-cells = <0x1>;
  718.             iommus = <0xe 0x14ed>;
  719.             power-domains = <0xc 0x2a>;
  720.             clocks = <0x3 0x13 0x3 0x1f>;
  721.         };
  722.  
  723.         dma@fd560000 {
  724.             status = "okay";
  725.             compatible = "xlnx,zynqmp-dma-1.0";
  726.             reg = <0x0 0xfd560000 0x0 0x1000>;
  727.             interrupt-parent = <0x4>;
  728.             interrupts = <0x0 0x82 0x4>;
  729.             clock-names = "clk_main", "clk_apb";
  730.             xlnx,bus-width = <0x80>;
  731.             #stream-id-cells = <0x1>;
  732.             iommus = <0xe 0x14ee>;
  733.             power-domains = <0xc 0x2a>;
  734.             clocks = <0x3 0x13 0x3 0x1f>;
  735.         };
  736.  
  737.         dma@fd570000 {
  738.             status = "okay";
  739.             compatible = "xlnx,zynqmp-dma-1.0";
  740.             reg = <0x0 0xfd570000 0x0 0x1000>;
  741.             interrupt-parent = <0x4>;
  742.             interrupts = <0x0 0x83 0x4>;
  743.             clock-names = "clk_main", "clk_apb";
  744.             xlnx,bus-width = <0x80>;
  745.             #stream-id-cells = <0x1>;
  746.             iommus = <0xe 0x14ef>;
  747.             power-domains = <0xc 0x2a>;
  748.             clocks = <0x3 0x13 0x3 0x1f>;
  749.         };
  750.  
  751.         gpu@fd4b0000 {
  752.             status = "okay";
  753.             compatible = "arm,mali-400", "arm,mali-utgard";
  754.             reg = <0x0 0xfd4b0000 0x0 0x10000>;
  755.             interrupt-parent = <0x4>;
  756.             interrupts = <0x0 0x84 0x4 0x0 0x84 0x4 0x0 0x84 0x4 0x0 0x84 0x4 0x0 0x84 0x4 0x0 0x84 0x4>;
  757.             interrupt-names = "IRQGP", "IRQGPMMU", "IRQPP0", "IRQPPMMU0", "IRQPP1", "IRQPPMMU1";
  758.             clock-names = "gpu", "gpu_pp0", "gpu_pp1";
  759.             power-domains = <0xc 0x3a>;
  760.             clocks = <0x3 0x18 0x3 0x19 0x3 0x1a>;
  761.             xlnx,tz-nonsecure = <0x1>;
  762.         };
  763.  
  764.         dma@ffa80000 {
  765.             status = "okay";
  766.             compatible = "xlnx,zynqmp-dma-1.0";
  767.             reg = <0x0 0xffa80000 0x0 0x1000>;
  768.             interrupt-parent = <0x4>;
  769.             interrupts = <0x0 0x4d 0x4>;
  770.             clock-names = "clk_main", "clk_apb";
  771.             xlnx,bus-width = <0x40>;
  772.             #stream-id-cells = <0x1>;
  773.             power-domains = <0xc 0x2b>;
  774.             clocks = <0x3 0x44 0x3 0x1f>;
  775.         };
  776.  
  777.         dma@ffa90000 {
  778.             status = "okay";
  779.             compatible = "xlnx,zynqmp-dma-1.0";
  780.             reg = <0x0 0xffa90000 0x0 0x1000>;
  781.             interrupt-parent = <0x4>;
  782.             interrupts = <0x0 0x4e 0x4>;
  783.             clock-names = "clk_main", "clk_apb";
  784.             xlnx,bus-width = <0x40>;
  785.             #stream-id-cells = <0x1>;
  786.             power-domains = <0xc 0x2b>;
  787.             clocks = <0x3 0x44 0x3 0x1f>;
  788.         };
  789.  
  790.         dma@ffaa0000 {
  791.             status = "okay";
  792.             compatible = "xlnx,zynqmp-dma-1.0";
  793.             reg = <0x0 0xffaa0000 0x0 0x1000>;
  794.             interrupt-parent = <0x4>;
  795.             interrupts = <0x0 0x4f 0x4>;
  796.             clock-names = "clk_main", "clk_apb";
  797.             xlnx,bus-width = <0x40>;
  798.             #stream-id-cells = <0x1>;
  799.             power-domains = <0xc 0x2b>;
  800.             clocks = <0x3 0x44 0x3 0x1f>;
  801.         };
  802.  
  803.         dma@ffab0000 {
  804.             status = "okay";
  805.             compatible = "xlnx,zynqmp-dma-1.0";
  806.             reg = <0x0 0xffab0000 0x0 0x1000>;
  807.             interrupt-parent = <0x4>;
  808.             interrupts = <0x0 0x50 0x4>;
  809.             clock-names = "clk_main", "clk_apb";
  810.             xlnx,bus-width = <0x40>;
  811.             #stream-id-cells = <0x1>;
  812.             power-domains = <0xc 0x2b>;
  813.             clocks = <0x3 0x44 0x3 0x1f>;
  814.         };
  815.  
  816.         dma@ffac0000 {
  817.             status = "okay";
  818.             compatible = "xlnx,zynqmp-dma-1.0";
  819.             reg = <0x0 0xffac0000 0x0 0x1000>;
  820.             interrupt-parent = <0x4>;
  821.             interrupts = <0x0 0x51 0x4>;
  822.             clock-names = "clk_main", "clk_apb";
  823.             xlnx,bus-width = <0x40>;
  824.             #stream-id-cells = <0x1>;
  825.             power-domains = <0xc 0x2b>;
  826.             clocks = <0x3 0x44 0x3 0x1f>;
  827.         };
  828.  
  829.         dma@ffad0000 {
  830.             status = "okay";
  831.             compatible = "xlnx,zynqmp-dma-1.0";
  832.             reg = <0x0 0xffad0000 0x0 0x1000>;
  833.             interrupt-parent = <0x4>;
  834.             interrupts = <0x0 0x52 0x4>;
  835.             clock-names = "clk_main", "clk_apb";
  836.             xlnx,bus-width = <0x40>;
  837.             #stream-id-cells = <0x1>;
  838.             power-domains = <0xc 0x2b>;
  839.             clocks = <0x3 0x44 0x3 0x1f>;
  840.         };
  841.  
  842.         dma@ffae0000 {
  843.             status = "okay";
  844.             compatible = "xlnx,zynqmp-dma-1.0";
  845.             reg = <0x0 0xffae0000 0x0 0x1000>;
  846.             interrupt-parent = <0x4>;
  847.             interrupts = <0x0 0x53 0x4>;
  848.             clock-names = "clk_main", "clk_apb";
  849.             xlnx,bus-width = <0x40>;
  850.             #stream-id-cells = <0x1>;
  851.             power-domains = <0xc 0x2b>;
  852.             clocks = <0x3 0x44 0x3 0x1f>;
  853.         };
  854.  
  855.         dma@ffaf0000 {
  856.             status = "okay";
  857.             compatible = "xlnx,zynqmp-dma-1.0";
  858.             reg = <0x0 0xffaf0000 0x0 0x1000>;
  859.             interrupt-parent = <0x4>;
  860.             interrupts = <0x0 0x54 0x4>;
  861.             clock-names = "clk_main", "clk_apb";
  862.             xlnx,bus-width = <0x40>;
  863.             #stream-id-cells = <0x1>;
  864.             power-domains = <0xc 0x2b>;
  865.             clocks = <0x3 0x44 0x3 0x1f>;
  866.         };
  867.  
  868.         memory-controller@fd070000 {
  869.             compatible = "xlnx,zynqmp-ddrc-2.40a";
  870.             reg = <0x0 0xfd070000 0x0 0x30000>;
  871.             interrupt-parent = <0x4>;
  872.             interrupts = <0x0 0x70 0x4>;
  873.         };
  874.  
  875.         nand@ff100000 {
  876.             compatible = "arasan,nfc-v3p10";
  877.             status = "disabled";
  878.             reg = <0x0 0xff100000 0x0 0x1000>;
  879.             clock-names = "clk_sys", "clk_flash";
  880.             interrupt-parent = <0x4>;
  881.             interrupts = <0x0 0xe 0x4>;
  882.             #address-cells = <0x1>;
  883.             #size-cells = <0x0>;
  884.             #stream-id-cells = <0x1>;
  885.             iommus = <0xe 0x872>;
  886.             power-domains = <0xc 0x2c>;
  887.             clocks = <0x3 0x3c 0x3 0x1f>;
  888.         };
  889.  
  890.         ethernet@ff0b0000 {
  891.             compatible = "cdns,zynqmp-gem", "cdns,gem";
  892.             status = "disabled";
  893.             interrupt-parent = <0x4>;
  894.             interrupts = <0x0 0x39 0x4 0x0 0x39 0x4>;
  895.             reg = <0x0 0xff0b0000 0x0 0x1000>;
  896.             clock-names = "pclk", "hclk", "tx_clk", "rx_clk", "tsu_clk";
  897.             #address-cells = <0x1>;
  898.             #size-cells = <0x0>;
  899.             #stream-id-cells = <0x1>;
  900.             iommus = <0xe 0x874>;
  901.             power-domains = <0xc 0x1d>;
  902.             clocks = <0x3 0x1f 0x3 0x68 0x3 0x2d 0x3 0x31 0x3 0x2c>;
  903.         };
  904.  
  905.         ethernet@ff0c0000 {
  906.             compatible = "cdns,zynqmp-gem", "cdns,gem";
  907.             status = "disabled";
  908.             interrupt-parent = <0x4>;
  909.             interrupts = <0x0 0x3b 0x4 0x0 0x3b 0x4>;
  910.             reg = <0x0 0xff0c0000 0x0 0x1000>;
  911.             clock-names = "pclk", "hclk", "tx_clk", "rx_clk", "tsu_clk";
  912.             #address-cells = <0x1>;
  913.             #size-cells = <0x0>;
  914.             #stream-id-cells = <0x1>;
  915.             iommus = <0xe 0x875>;
  916.             power-domains = <0xc 0x1e>;
  917.             clocks = <0x3 0x1f 0x3 0x69 0x3 0x2e 0x3 0x32 0x3 0x2c>;
  918.         };
  919.  
  920.         ethernet@ff0d0000 {
  921.             compatible = "cdns,zynqmp-gem", "cdns,gem";
  922.             status = "disabled";
  923.             interrupt-parent = <0x4>;
  924.             interrupts = <0x0 0x3d 0x4 0x0 0x3d 0x4>;
  925.             reg = <0x0 0xff0d0000 0x0 0x1000>;
  926.             clock-names = "pclk", "hclk", "tx_clk", "rx_clk", "tsu_clk";
  927.             #address-cells = <0x1>;
  928.             #size-cells = <0x0>;
  929.             #stream-id-cells = <0x1>;
  930.             iommus = <0xe 0x876>;
  931.             power-domains = <0xc 0x1f>;
  932.             clocks = <0x3 0x1f 0x3 0x6a 0x3 0x2f 0x3 0x33 0x3 0x2c>;
  933.         };
  934.  
  935.         ethernet@ff0e0000 {
  936.             compatible = "cdns,zynqmp-gem", "cdns,gem";
  937.             status = "okay";
  938.             interrupt-parent = <0x4>;
  939.             interrupts = <0x0 0x3f 0x4 0x0 0x3f 0x4>;
  940.             reg = <0x0 0xff0e0000 0x0 0x1000>;
  941.             clock-names = "pclk", "hclk", "tx_clk", "rx_clk", "tsu_clk";
  942.             #address-cells = <0x1>;
  943.             #size-cells = <0x0>;
  944.             #stream-id-cells = <0x1>;
  945.             iommus = <0xe 0x877>;
  946.             power-domains = <0xc 0x20>;
  947.             clocks = <0x3 0x1f 0x3 0x6b 0x3 0x30 0x3 0x34 0x3 0x2c>;
  948.             phy-handle = <0xf>;
  949.             pinctrl-names = "default";
  950.             pinctrl-0 = <0x10>;
  951.             phy-mode = "rgmii-id";
  952.             xlnx,ptp-enet-clock = <0x0>;
  953.             local-mac-address = [00 0a 35 00 22 01];
  954.  
  955.             phy@c {
  956.                 reg = <0xc>;
  957.                 ti,rx-internal-delay = <0x8>;
  958.                 ti,tx-internal-delay = <0xa>;
  959.                 ti,fifo-depth = <0x1>;
  960.                 ti,dp83867-rxctrl-strap-quirk;
  961.                 phandle = <0xf>;
  962.             };
  963.         };
  964.  
  965.         gpio@ff0a0000 {
  966.             compatible = "xlnx,zynqmp-gpio-1.0";
  967.             status = "okay";
  968.             #gpio-cells = <0x2>;
  969.             interrupt-parent = <0x4>;
  970.             interrupts = <0x0 0x10 0x4>;
  971.             interrupt-controller;
  972.             #interrupt-cells = <0x2>;
  973.             reg = <0x0 0xff0a0000 0x0 0x1000>;
  974.             gpio-controller;
  975.             power-domains = <0xc 0x2e>;
  976.             clocks = <0x3 0x1f>;
  977.             pinctrl-names = "default";
  978.             pinctrl-0 = <0x11>;
  979.             emio-gpio-width = <0x20>;
  980.             gpio-mask-high = <0x0>;
  981.             gpio-mask-low = <0x5600>;
  982.             phandle = <0x14>;
  983.         };
  984.  
  985.         i2c@ff020000 {
  986.             compatible = "cdns,i2c-r1p14", "cdns,i2c-r1p10";
  987.             status = "okay";
  988.             interrupt-parent = <0x4>;
  989.             interrupts = <0x0 0x11 0x4>;
  990.             reg = <0x0 0xff020000 0x0 0x1000>;
  991.             #address-cells = <0x1>;
  992.             #size-cells = <0x0>;
  993.             power-domains = <0xc 0x25>;
  994.             clocks = <0x3 0x3d>;
  995.             pinctrl-names = "default", "gpio";
  996.             pinctrl-0 = <0x12>;
  997.             pinctrl-1 = <0x13>;
  998.             scl-gpios = <0x14 0xe 0x0>;
  999.             sda-gpios = <0x14 0xf 0x0>;
  1000.             clock-frequency = <0x61a80>;
  1001.  
  1002.             gpio@20 {
  1003.                 compatible = "ti,tca6416";
  1004.                 reg = <0x20>;
  1005.                 gpio-controller;
  1006.                 #gpio-cells = <0x2>;
  1007.                 gpio-line-names = "PS_GTR_LAN_SEL0", "PS_GTR_LAN_SEL1", "PS_GTR_LAN_SEL2", "PS_GTR_LAN_SEL3", "PCI_CLK_DIR_SEL", "IIC_MUX_RESET_B", "GEM3_EXP_RESET_B", "", "", "", "", "", "", "", "", "";
  1008.             };
  1009.  
  1010.             gpio@21 {
  1011.                 compatible = "ti,tca6416";
  1012.                 reg = <0x21>;
  1013.                 gpio-controller;
  1014.                 #gpio-cells = <0x2>;
  1015.                 gpio-line-names = "VCCPSPLL_EN", "MGTRAVCC_EN", "MGTRAVTT_EN", "VCCPSDDRPLL_EN", "MIO26_PMU_INPUT_LS", "PL_PMBUS_ALERT", "PS_PMBUS_ALERT", "MAXIM_PMBUS_ALERT", "PL_DDR4_VTERM_EN", "PL_DDR4_VPP_2V5_EN", "PS_DIMM_VDDQ_TO_PSVCCO_ON", "PS_DIMM_SUSPEND_EN", "PS_DDR4_VTERM_EN", "PS_DDR4_VPP_2V5_EN", "", "";
  1016.             };
  1017.  
  1018.             i2c-mux@75 {
  1019.                 compatible = "nxp,pca9544";
  1020.                 #address-cells = <0x1>;
  1021.                 #size-cells = <0x0>;
  1022.                 reg = <0x75>;
  1023.  
  1024.                 i2c@0 {
  1025.                     #address-cells = <0x1>;
  1026.                     #size-cells = <0x0>;
  1027.                     reg = <0x0>;
  1028.  
  1029.                     ina226@40 {
  1030.                         compatible = "ti,ina226";
  1031.                         reg = <0x40>;
  1032.                         shunt-resistor = <0x1388>;
  1033.                     };
  1034.  
  1035.                     ina226@41 {
  1036.                         compatible = "ti,ina226";
  1037.                         reg = <0x41>;
  1038.                         shunt-resistor = <0x1388>;
  1039.                     };
  1040.  
  1041.                     ina226@42 {
  1042.                         compatible = "ti,ina226";
  1043.                         reg = <0x42>;
  1044.                         shunt-resistor = <0x1388>;
  1045.                     };
  1046.  
  1047.                     ina226@43 {
  1048.                         compatible = "ti,ina226";
  1049.                         reg = <0x43>;
  1050.                         shunt-resistor = <0x1388>;
  1051.                     };
  1052.  
  1053.                     ina226@44 {
  1054.                         compatible = "ti,ina226";
  1055.                         reg = <0x44>;
  1056.                         shunt-resistor = <0x1388>;
  1057.                     };
  1058.  
  1059.                     ina226@45 {
  1060.                         compatible = "ti,ina226";
  1061.                         reg = <0x45>;
  1062.                         shunt-resistor = <0x1388>;
  1063.                     };
  1064.  
  1065.                     ina226@46 {
  1066.                         compatible = "ti,ina226";
  1067.                         reg = <0x46>;
  1068.                         shunt-resistor = <0x1388>;
  1069.                     };
  1070.  
  1071.                     ina226@47 {
  1072.                         compatible = "ti,ina226";
  1073.                         reg = <0x47>;
  1074.                         shunt-resistor = <0x1388>;
  1075.                     };
  1076.  
  1077.                     ina226@4a {
  1078.                         compatible = "ti,ina226";
  1079.                         reg = <0x4a>;
  1080.                         shunt-resistor = <0x1388>;
  1081.                     };
  1082.  
  1083.                     ina226@4b {
  1084.                         compatible = "ti,ina226";
  1085.                         reg = <0x4b>;
  1086.                         shunt-resistor = <0x1388>;
  1087.                     };
  1088.                 };
  1089.  
  1090.                 i2c@1 {
  1091.                     #address-cells = <0x1>;
  1092.                     #size-cells = <0x0>;
  1093.                     reg = <0x1>;
  1094.  
  1095.                     ina226@40 {
  1096.                         compatible = "ti,ina226";
  1097.                         reg = <0x40>;
  1098.                         shunt-resistor = <0x7d0>;
  1099.                     };
  1100.  
  1101.                     ina226@41 {
  1102.                         compatible = "ti,ina226";
  1103.                         reg = <0x41>;
  1104.                         shunt-resistor = <0x1388>;
  1105.                     };
  1106.  
  1107.                     ina226@42 {
  1108.                         compatible = "ti,ina226";
  1109.                         reg = <0x42>;
  1110.                         shunt-resistor = <0x1388>;
  1111.                     };
  1112.  
  1113.                     ina226@43 {
  1114.                         compatible = "ti,ina226";
  1115.                         reg = <0x43>;
  1116.                         shunt-resistor = <0x1388>;
  1117.                     };
  1118.  
  1119.                     ina226@44 {
  1120.                         compatible = "ti,ina226";
  1121.                         reg = <0x44>;
  1122.                         shunt-resistor = <0x1388>;
  1123.                     };
  1124.  
  1125.                     ina226@45 {
  1126.                         compatible = "ti,ina226";
  1127.                         reg = <0x45>;
  1128.                         shunt-resistor = <0x1388>;
  1129.                     };
  1130.  
  1131.                     ina226@46 {
  1132.                         compatible = "ti,ina226";
  1133.                         reg = <0x46>;
  1134.                         shunt-resistor = <0x1388>;
  1135.                     };
  1136.  
  1137.                     ina226@47 {
  1138.                         compatible = "ti,ina226";
  1139.                         reg = <0x47>;
  1140.                         shunt-resistor = <0x1388>;
  1141.                     };
  1142.                 };
  1143.  
  1144.                 i2c@2 {
  1145.                     #address-cells = <0x1>;
  1146.                     #size-cells = <0x0>;
  1147.                     reg = <0x2>;
  1148.  
  1149.                     max15301@a {
  1150.                         compatible = "maxim,max15301";
  1151.                         reg = <0xa>;
  1152.                     };
  1153.  
  1154.                     max15303@b {
  1155.                         compatible = "maxim,max15303";
  1156.                         reg = <0xb>;
  1157.                     };
  1158.  
  1159.                     max15303@10 {
  1160.                         compatible = "maxim,max15303";
  1161.                         reg = <0x10>;
  1162.                     };
  1163.  
  1164.                     max15301@13 {
  1165.                         compatible = "maxim,max15301";
  1166.                         reg = <0x13>;
  1167.                     };
  1168.  
  1169.                     max15303@14 {
  1170.                         compatible = "maxim,max15303";
  1171.                         reg = <0x14>;
  1172.                     };
  1173.  
  1174.                     max15303@15 {
  1175.                         compatible = "maxim,max15303";
  1176.                         reg = <0x15>;
  1177.                     };
  1178.  
  1179.                     max15303@16 {
  1180.                         compatible = "maxim,max15303";
  1181.                         reg = <0x16>;
  1182.                     };
  1183.  
  1184.                     max15303@17 {
  1185.                         compatible = "maxim,max15303";
  1186.                         reg = <0x17>;
  1187.                     };
  1188.  
  1189.                     max15301@18 {
  1190.                         compatible = "maxim,max15301";
  1191.                         reg = <0x18>;
  1192.                     };
  1193.  
  1194.                     max15303@1a {
  1195.                         compatible = "maxim,max15303";
  1196.                         reg = <0x1a>;
  1197.                     };
  1198.  
  1199.                     max15303@1b {
  1200.                         compatible = "maxim,max15303";
  1201.                         reg = <0x1b>;
  1202.                     };
  1203.  
  1204.                     max15303@1d {
  1205.                         compatible = "maxim,max15303";
  1206.                         reg = <0x1d>;
  1207.                     };
  1208.  
  1209.                     max20751@72 {
  1210.                         compatible = "maxim,max20751";
  1211.                         reg = <0x72>;
  1212.                     };
  1213.  
  1214.                     max20751@73 {
  1215.                         compatible = "maxim,max20751";
  1216.                         reg = <0x73>;
  1217.                     };
  1218.                 };
  1219.             };
  1220.         };
  1221.  
  1222.         i2c@ff030000 {
  1223.             compatible = "cdns,i2c-r1p14", "cdns,i2c-r1p10";
  1224.             status = "okay";
  1225.             interrupt-parent = <0x4>;
  1226.             interrupts = <0x0 0x12 0x4>;
  1227.             reg = <0x0 0xff030000 0x0 0x1000>;
  1228.             #address-cells = <0x1>;
  1229.             #size-cells = <0x0>;
  1230.             power-domains = <0xc 0x26>;
  1231.             clocks = <0x3 0x3e>;
  1232.             pinctrl-names = "default", "gpio";
  1233.             pinctrl-0 = <0x15>;
  1234.             pinctrl-1 = <0x16>;
  1235.             scl-gpios = <0x14 0x10 0x0>;
  1236.             sda-gpios = <0x14 0x11 0x0>;
  1237.             clock-frequency = <0x61a80>;
  1238.  
  1239.             i2c-mux@74 {
  1240.                 compatible = "nxp,pca9548";
  1241.                 #address-cells = <0x1>;
  1242.                 #size-cells = <0x0>;
  1243.                 reg = <0x74>;
  1244.  
  1245.                 i2c@0 {
  1246.                     #address-cells = <0x1>;
  1247.                     #size-cells = <0x0>;
  1248.                     reg = <0x0>;
  1249.  
  1250.                     eeprom@54 {
  1251.                         compatible = "at,24c08";
  1252.                         reg = <0x54>;
  1253.                     };
  1254.                 };
  1255.  
  1256.                 i2c@1 {
  1257.                     #address-cells = <0x1>;
  1258.                     #size-cells = <0x0>;
  1259.                     reg = <0x1>;
  1260.  
  1261.                     clock-generator1@36 {
  1262.                         compatible = "si5341";
  1263.                         reg = <0x36>;
  1264.                     };
  1265.                 };
  1266.  
  1267.                 i2c@2 {
  1268.                     #address-cells = <0x1>;
  1269.                     #size-cells = <0x0>;
  1270.                     reg = <0x2>;
  1271.  
  1272.                     clock-generator2@5d {
  1273.                         #clock-cells = <0x0>;
  1274.                         compatible = "silabs,si570";
  1275.                         reg = <0x5d>;
  1276.                         temperature-stability = <0x32>;
  1277.                         factory-fout = <0x11e1a300>;
  1278.                         clock-frequency = <0x11e1a300>;
  1279.                     };
  1280.                 };
  1281.  
  1282.                 i2c@3 {
  1283.                     #address-cells = <0x1>;
  1284.                     #size-cells = <0x0>;
  1285.                     reg = <0x3>;
  1286.  
  1287.                     clock-generator3@5d {
  1288.                         #clock-cells = <0x0>;
  1289.                         compatible = "silabs,si570";
  1290.                         reg = <0x5d>;
  1291.                         temperature-stability = <0x32>;
  1292.                         factory-fout = <0x9502f90>;
  1293.                         clock-frequency = <0x8d9ee20>;
  1294.                     };
  1295.                 };
  1296.  
  1297.                 i2c@4 {
  1298.                     #address-cells = <0x1>;
  1299.                     #size-cells = <0x0>;
  1300.                     reg = <0x4>;
  1301.  
  1302.                     clock-generator4@69 {
  1303.                         compatible = "silabs,si5328";
  1304.                         reg = <0x69>;
  1305.                     };
  1306.                 };
  1307.             };
  1308.  
  1309.             i2c-mux@75 {
  1310.                 compatible = "nxp,pca9548";
  1311.                 #address-cells = <0x1>;
  1312.                 #size-cells = <0x0>;
  1313.                 reg = <0x75>;
  1314.  
  1315.                 i2c@0 {
  1316.                     #address-cells = <0x1>;
  1317.                     #size-cells = <0x0>;
  1318.                     reg = <0x0>;
  1319.                 };
  1320.  
  1321.                 i2c@1 {
  1322.                     #address-cells = <0x1>;
  1323.                     #size-cells = <0x0>;
  1324.                     reg = <0x1>;
  1325.                 };
  1326.  
  1327.                 i2c@2 {
  1328.                     #address-cells = <0x1>;
  1329.                     #size-cells = <0x0>;
  1330.                     reg = <0x2>;
  1331.                 };
  1332.  
  1333.                 i2c@3 {
  1334.                     #address-cells = <0x1>;
  1335.                     #size-cells = <0x0>;
  1336.                     reg = <0x3>;
  1337.  
  1338.                     dev@19 {
  1339.                         compatible = "xxx";
  1340.                         reg = <0x19>;
  1341.                     };
  1342.  
  1343.                     dev@30 {
  1344.                         compatible = "xxx";
  1345.                         reg = <0x30>;
  1346.                     };
  1347.  
  1348.                     dev@35 {
  1349.                         compatible = "xxx";
  1350.                         reg = <0x35>;
  1351.                     };
  1352.  
  1353.                     dev@36 {
  1354.                         compatible = "xxx";
  1355.                         reg = <0x36>;
  1356.                     };
  1357.  
  1358.                     dev@51 {
  1359.                         compatible = "xxx";
  1360.                         reg = <0x51>;
  1361.                     };
  1362.                 };
  1363.  
  1364.                 i2c@4 {
  1365.                     #address-cells = <0x1>;
  1366.                     #size-cells = <0x0>;
  1367.                     reg = <0x4>;
  1368.                 };
  1369.  
  1370.                 i2c@5 {
  1371.                     #address-cells = <0x1>;
  1372.                     #size-cells = <0x0>;
  1373.                     reg = <0x5>;
  1374.                 };
  1375.  
  1376.                 i2c@6 {
  1377.                     #address-cells = <0x1>;
  1378.                     #size-cells = <0x0>;
  1379.                     reg = <0x6>;
  1380.                 };
  1381.  
  1382.                 i2c@7 {
  1383.                     #address-cells = <0x1>;
  1384.                     #size-cells = <0x0>;
  1385.                     reg = <0x7>;
  1386.                 };
  1387.             };
  1388.         };
  1389.  
  1390.         memory-controller@ff960000 {
  1391.             compatible = "xlnx,zynqmp-ocmc-1.0";
  1392.             reg = <0x0 0xff960000 0x0 0x1000>;
  1393.             interrupt-parent = <0x4>;
  1394.             interrupts = <0x0 0xa 0x4>;
  1395.         };
  1396.  
  1397.         perf-monitor@ffa00000 {
  1398.             compatible = "xlnx,axi-perf-monitor";
  1399.             reg = <0x0 0xffa00000 0x0 0x10000>;
  1400.             interrupts = <0x0 0x19 0x4>;
  1401.             interrupt-parent = <0x4>;
  1402.             xlnx,enable-profile = <0x0>;
  1403.             xlnx,enable-trace = <0x0>;
  1404.             xlnx,num-monitor-slots = <0x1>;
  1405.             xlnx,enable-event-count = <0x1>;
  1406.             xlnx,enable-event-log = <0x1>;
  1407.             xlnx,have-sampled-metric-cnt = <0x1>;
  1408.             xlnx,num-of-counters = <0x8>;
  1409.             xlnx,metric-count-width = <0x20>;
  1410.             xlnx,metrics-sample-count-width = <0x20>;
  1411.             xlnx,global-count-width = <0x20>;
  1412.             xlnx,metric-count-scale = <0x1>;
  1413.             clocks = <0x3 0x1f>;
  1414.         };
  1415.  
  1416.         perf-monitor@fd0b0000 {
  1417.             compatible = "xlnx,axi-perf-monitor";
  1418.             reg = <0x0 0xfd0b0000 0x0 0x10000>;
  1419.             interrupts = <0x0 0x7b 0x4>;
  1420.             interrupt-parent = <0x4>;
  1421.             xlnx,enable-profile = <0x0>;
  1422.             xlnx,enable-trace = <0x0>;
  1423.             xlnx,num-monitor-slots = <0x6>;
  1424.             xlnx,enable-event-count = <0x1>;
  1425.             xlnx,enable-event-log = <0x0>;
  1426.             xlnx,have-sampled-metric-cnt = <0x1>;
  1427.             xlnx,num-of-counters = <0xa>;
  1428.             xlnx,metric-count-width = <0x20>;
  1429.             xlnx,metrics-sample-count-width = <0x20>;
  1430.             xlnx,global-count-width = <0x20>;
  1431.             xlnx,metric-count-scale = <0x1>;
  1432.             clocks = <0x3 0x1c>;
  1433.         };
  1434.  
  1435.         perf-monitor@fd490000 {
  1436.             compatible = "xlnx,axi-perf-monitor";
  1437.             reg = <0x0 0xfd490000 0x0 0x10000>;
  1438.             interrupts = <0x0 0x7b 0x4>;
  1439.             interrupt-parent = <0x4>;
  1440.             xlnx,enable-profile = <0x0>;
  1441.             xlnx,enable-trace = <0x0>;
  1442.             xlnx,num-monitor-slots = <0x1>;
  1443.             xlnx,enable-event-count = <0x1>;
  1444.             xlnx,enable-event-log = <0x0>;
  1445.             xlnx,have-sampled-metric-cnt = <0x1>;
  1446.             xlnx,num-of-counters = <0x8>;
  1447.             xlnx,metric-count-width = <0x20>;
  1448.             xlnx,metrics-sample-count-width = <0x20>;
  1449.             xlnx,global-count-width = <0x20>;
  1450.             xlnx,metric-count-scale = <0x1>;
  1451.             clocks = <0x3 0x1c>;
  1452.         };
  1453.  
  1454.         perf-monitor@ffa10000 {
  1455.             compatible = "xlnx,axi-perf-monitor";
  1456.             reg = <0x0 0xffa10000 0x0 0x10000>;
  1457.             interrupts = <0x0 0x19 0x4>;
  1458.             interrupt-parent = <0x4>;
  1459.             xlnx,enable-profile = <0x0>;
  1460.             xlnx,enable-trace = <0x0>;
  1461.             xlnx,num-monitor-slots = <0x1>;
  1462.             xlnx,enable-event-count = <0x1>;
  1463.             xlnx,enable-event-log = <0x1>;
  1464.             xlnx,have-sampled-metric-cnt = <0x1>;
  1465.             xlnx,num-of-counters = <0x8>;
  1466.             xlnx,metric-count-width = <0x20>;
  1467.             xlnx,metrics-sample-count-width = <0x20>;
  1468.             xlnx,global-count-width = <0x20>;
  1469.             xlnx,metric-count-scale = <0x1>;
  1470.             clocks = <0x3 0x1f>;
  1471.         };
  1472.  
  1473.         pcie@fd0e0000 {
  1474.             compatible = "xlnx,nwl-pcie-2.11";
  1475.             status = "okay";
  1476.             #address-cells = <0x3>;
  1477.             #size-cells = <0x2>;
  1478.             #interrupt-cells = <0x1>;
  1479.             msi-controller;
  1480.             device_type = "pci";
  1481.             interrupt-parent = <0x4>;
  1482.             interrupts = <0x0 0x76 0x4 0x0 0x75 0x4 0x0 0x74 0x4 0x0 0x73 0x4 0x0 0x72 0x4>;
  1483.             interrupt-names = "misc", "dummy", "intx", "msi1", "msi0";
  1484.             msi-parent = <0x17>;
  1485.             reg = <0x0 0xfd0e0000 0x0 0x1000 0x0 0xfd480000 0x0 0x1000 0x80 0x0 0x0 0x1000000>;
  1486.             reg-names = "breg", "pcireg", "cfg";
  1487.             ranges = <0x2000000 0x0 0xe0000000 0x0 0xe0000000 0x0 0x10000000 0x43000000 0x6 0x0 0x6 0x0 0x2 0x0>;
  1488.             interrupt-map-mask = <0x0 0x0 0x0 0x7>;
  1489.             bus-range = <0x0 0xff>;
  1490.             interrupt-map = <0x0 0x0 0x0 0x1 0x18 0x1 0x0 0x0 0x0 0x2 0x18 0x2 0x0 0x0 0x0 0x3 0x18 0x3 0x0 0x0 0x0 0x4 0x18 0x4>;
  1491.             power-domains = <0xc 0x3b>;
  1492.             clocks = <0x3 0x17>;
  1493.             xlnx,pcie-mode = "Root Port";
  1494.             xlnx,tz-nonsecure = <0x0>;
  1495.             phandle = <0x17>;
  1496.  
  1497.             legacy-interrupt-controller {
  1498.                 interrupt-controller;
  1499.                 #address-cells = <0x0>;
  1500.                 #interrupt-cells = <0x1>;
  1501.                 phandle = <0x18>;
  1502.             };
  1503.         };
  1504.  
  1505.         spi@ff0f0000 {
  1506.             u-boot,dm-pre-reloc;
  1507.             compatible = "xlnx,zynqmp-qspi-1.0";
  1508.             status = "okay";
  1509.             clock-names = "ref_clk", "pclk";
  1510.             interrupts = <0x0 0xf 0x4>;
  1511.             interrupt-parent = <0x4>;
  1512.             num-cs = <0x1>;
  1513.             reg = <0x0 0xff0f0000 0x0 0x1000 0x0 0xc0000000 0x0 0x8000000>;
  1514.             #address-cells = <0x1>;
  1515.             #size-cells = <0x0>;
  1516.             #stream-id-cells = <0x1>;
  1517.             iommus = <0xe 0x873>;
  1518.             power-domains = <0xc 0x2d>;
  1519.             clocks = <0x3 0x35 0x3 0x1f>;
  1520.             is-dual = <0x1>;
  1521.             spi-rx-bus-width = <0x4>;
  1522.             spi-tx-bus-width = <0x4>;
  1523.  
  1524.             flash@0 {
  1525.                 compatible = "n25q512a", "micron,m25p80";
  1526.                 #address-cells = <0x1>;
  1527.                 #size-cells = <0x1>;
  1528.                 reg = <0x0>;
  1529.                 spi-tx-bus-width = <0x1>;
  1530.                 spi-rx-bus-width = <0x4>;
  1531.                 spi-max-frequency = <0x66ff300>;
  1532.  
  1533.                 partition@0x00000000 {
  1534.                     label = "boot";
  1535.                     reg = <0x0 0x100000>;
  1536.                 };
  1537.  
  1538.                 partition@0x00100000 {
  1539.                     label = "bootenv";
  1540.                     reg = <0x100000 0x40000>;
  1541.                 };
  1542.  
  1543.                 partition@0x00140000 {
  1544.                     label = "kernel";
  1545.                     reg = <0x140000 0x1600000>;
  1546.                 };
  1547.             };
  1548.         };
  1549.  
  1550.         rtc@ffa60000 {
  1551.             compatible = "xlnx,zynqmp-rtc";
  1552.             status = "okay";
  1553.             reg = <0x0 0xffa60000 0x0 0x100>;
  1554.             interrupt-parent = <0x4>;
  1555.             interrupts = <0x0 0x1a 0x4 0x0 0x1b 0x4>;
  1556.             interrupt-names = "alarm", "sec";
  1557.             calibration = <0x8000>;
  1558.         };
  1559.  
  1560.         zynqmp_phy@fd400000 {
  1561.             compatible = "xlnx,zynqmp-psgtr-v1.1";
  1562.             status = "okay";
  1563.             reg = <0x0 0xfd400000 0x0 0x40000 0x0 0xfd3d0000 0x0 0x1000>;
  1564.             reg-names = "serdes", "siou";
  1565.             nvmem-cells = <0x19>;
  1566.             nvmem-cell-names = "soc_revision";
  1567.             resets = <0x1a 0x10 0x1a 0x3b 0x1a 0x3c 0x1a 0x3d 0x1a 0x3e 0x1a 0x3f 0x1a 0x40 0x1a 0x3 0x1a 0x1d 0x1a 0x1e 0x1a 0x1f 0x1a 0x20>;
  1568.             reset-names = "sata_rst", "usb0_crst", "usb1_crst", "usb0_hibrst", "usb1_hibrst", "usb0_apbrst", "usb1_apbrst", "dp_rst", "gem0_rst", "gem1_rst", "gem2_rst", "gem3_rst";
  1569.  
  1570.             lane0 {
  1571.                 #phy-cells = <0x4>;
  1572.             };
  1573.  
  1574.             lane1 {
  1575.                 #phy-cells = <0x4>;
  1576.                 phandle = <0x22>;
  1577.             };
  1578.  
  1579.             lane2 {
  1580.                 #phy-cells = <0x4>;
  1581.                 phandle = <0x20>;
  1582.             };
  1583.  
  1584.             lane3 {
  1585.                 #phy-cells = <0x4>;
  1586.                 phandle = <0x1b>;
  1587.             };
  1588.         };
  1589.  
  1590.         ahci@fd0c0000 {
  1591.             compatible = "ceva,ahci-1v84";
  1592.             status = "okay";
  1593.             reg = <0x0 0xfd0c0000 0x0 0x2000>;
  1594.             interrupt-parent = <0x4>;
  1595.             interrupts = <0x0 0x85 0x4>;
  1596.             power-domains = <0xc 0x1c>;
  1597.             #stream-id-cells = <0x4>;
  1598.             clocks = <0x3 0x16>;
  1599.             ceva,p0-cominit-params = <0x18401828>;
  1600.             ceva,p0-comwake-params = <0x614080e>;
  1601.             ceva,p0-burst-params = <0x13084a06>;
  1602.             ceva,p0-retry-params = <0x96a43ffc>;
  1603.             ceva,p1-cominit-params = <0x18401828>;
  1604.             ceva,p1-comwake-params = <0x614080e>;
  1605.             ceva,p1-burst-params = <0x13084a06>;
  1606.             ceva,p1-retry-params = <0x96a43ffc>;
  1607.             phy-names = "sata-phy";
  1608.             phys = <0x1b 0x1 0x1 0x1 0x7735940>;
  1609.             xlnx,tz-nonsecure-sata0 = <0x0>;
  1610.             xlnx,tz-nonsecure-sata1 = <0x0>;
  1611.         };
  1612.  
  1613.         mmc@ff160000 {
  1614.             u-boot,dm-pre-reloc;
  1615.             compatible = "xlnx,zynqmp-8.9a", "arasan,sdhci-8.9a";
  1616.             status = "disabled";
  1617.             interrupt-parent = <0x4>;
  1618.             interrupts = <0x0 0x30 0x4>;
  1619.             reg = <0x0 0xff160000 0x0 0x1000>;
  1620.             clock-names = "clk_xin", "clk_ahb";
  1621.             xlnx,device_id = <0x0>;
  1622.             #stream-id-cells = <0x1>;
  1623.             iommus = <0xe 0x870>;
  1624.             power-domains = <0xc 0x27>;
  1625.             clocks = <0x3 0x36 0x3 0x1f>;
  1626.         };
  1627.  
  1628.         mmc@ff170000 {
  1629.             u-boot,dm-pre-reloc;
  1630.             compatible = "xlnx,zynqmp-8.9a", "arasan,sdhci-8.9a";
  1631.             status = "okay";
  1632.             interrupt-parent = <0x4>;
  1633.             interrupts = <0x0 0x31 0x4>;
  1634.             reg = <0x0 0xff170000 0x0 0x1000>;
  1635.             clock-names = "clk_xin", "clk_ahb";
  1636.             xlnx,device_id = <0x1>;
  1637.             #stream-id-cells = <0x1>;
  1638.             iommus = <0xe 0x871>;
  1639.             power-domains = <0xc 0x28>;
  1640.             clocks = <0x3 0x37 0x3 0x1f>;
  1641.             pinctrl-names = "default";
  1642.             pinctrl-0 = <0x1c>;
  1643.             no-1-8-v;
  1644.             clock-frequency = <0xb2cbcae>;
  1645.             xlnx,mio_bank = <0x1>;
  1646.         };
  1647.  
  1648.         spi@ff040000 {
  1649.             compatible = "cdns,spi-r1p6";
  1650.             status = "disabled";
  1651.             interrupt-parent = <0x4>;
  1652.             interrupts = <0x0 0x13 0x4>;
  1653.             reg = <0x0 0xff040000 0x0 0x1000>;
  1654.             clock-names = "ref_clk", "pclk";
  1655.             #address-cells = <0x1>;
  1656.             #size-cells = <0x0>;
  1657.             power-domains = <0xc 0x23>;
  1658.             clocks = <0x3 0x3a 0x3 0x1f>;
  1659.         };
  1660.  
  1661.         spi@ff050000 {
  1662.             compatible = "cdns,spi-r1p6";
  1663.             status = "disabled";
  1664.             interrupt-parent = <0x4>;
  1665.             interrupts = <0x0 0x14 0x4>;
  1666.             reg = <0x0 0xff050000 0x0 0x1000>;
  1667.             clock-names = "ref_clk", "pclk";
  1668.             #address-cells = <0x1>;
  1669.             #size-cells = <0x0>;
  1670.             power-domains = <0xc 0x24>;
  1671.             clocks = <0x3 0x3b 0x3 0x1f>;
  1672.         };
  1673.  
  1674.         timer@ff110000 {
  1675.             compatible = "cdns,ttc";
  1676.             status = "disabled";
  1677.             interrupt-parent = <0x4>;
  1678.             interrupts = <0x0 0x24 0x4 0x0 0x25 0x4 0x0 0x26 0x4>;
  1679.             reg = <0x0 0xff110000 0x0 0x1000>;
  1680.             timer-width = <0x20>;
  1681.             power-domains = <0xc 0x18>;
  1682.             clocks = <0x3 0x1f>;
  1683.         };
  1684.  
  1685.         timer@ff120000 {
  1686.             compatible = "cdns,ttc";
  1687.             status = "disabled";
  1688.             interrupt-parent = <0x4>;
  1689.             interrupts = <0x0 0x27 0x4 0x0 0x28 0x4 0x0 0x29 0x4>;
  1690.             reg = <0x0 0xff120000 0x0 0x1000>;
  1691.             timer-width = <0x20>;
  1692.             power-domains = <0xc 0x19>;
  1693.             clocks = <0x3 0x1f>;
  1694.         };
  1695.  
  1696.         timer@ff130000 {
  1697.             compatible = "cdns,ttc";
  1698.             status = "disabled";
  1699.             interrupt-parent = <0x4>;
  1700.             interrupts = <0x0 0x2a 0x4 0x0 0x2b 0x4 0x0 0x2c 0x4>;
  1701.             reg = <0x0 0xff130000 0x0 0x1000>;
  1702.             timer-width = <0x20>;
  1703.             power-domains = <0xc 0x1a>;
  1704.             clocks = <0x3 0x1f>;
  1705.         };
  1706.  
  1707.         timer@ff140000 {
  1708.             compatible = "cdns,ttc";
  1709.             status = "disabled";
  1710.             interrupt-parent = <0x4>;
  1711.             interrupts = <0x0 0x2d 0x4 0x0 0x2e 0x4 0x0 0x2f 0x4>;
  1712.             reg = <0x0 0xff140000 0x0 0x1000>;
  1713.             timer-width = <0x20>;
  1714.             power-domains = <0xc 0x1b>;
  1715.             clocks = <0x3 0x1f>;
  1716.         };
  1717.  
  1718.         serial@ff000000 {
  1719.             u-boot,dm-pre-reloc;
  1720.             compatible = "cdns,uart-r1p12", "xlnx,xuartps";
  1721.             status = "okay";
  1722.             interrupt-parent = <0x4>;
  1723.             interrupts = <0x0 0x15 0x4>;
  1724.             reg = <0x0 0xff000000 0x0 0x1000>;
  1725.             clock-names = "uart_clk", "pclk";
  1726.             power-domains = <0xc 0x21>;
  1727.             clocks = <0x3 0x38 0x3 0x1f>;
  1728.             pinctrl-names = "default";
  1729.             pinctrl-0 = <0x1d>;
  1730.             cts-override;
  1731.             device_type = "serial";
  1732.             port-number = <0x0>;
  1733.         };
  1734.  
  1735.         serial@ff010000 {
  1736.             u-boot,dm-pre-reloc;
  1737.             compatible = "cdns,uart-r1p12", "xlnx,xuartps";
  1738.             status = "okay";
  1739.             interrupt-parent = <0x4>;
  1740.             interrupts = <0x0 0x16 0x4>;
  1741.             reg = <0x0 0xff010000 0x0 0x1000>;
  1742.             clock-names = "uart_clk", "pclk";
  1743.             power-domains = <0xc 0x22>;
  1744.             clocks = <0x3 0x39 0x3 0x1f>;
  1745.             pinctrl-names = "default";
  1746.             pinctrl-0 = <0x1e>;
  1747.             cts-override;
  1748.             device_type = "serial";
  1749.             port-number = <0x1>;
  1750.         };
  1751.  
  1752.         usb0@ff9d0000 {
  1753.             #address-cells = <0x2>;
  1754.             #size-cells = <0x2>;
  1755.             status = "okay";
  1756.             compatible = "xlnx,zynqmp-dwc3";
  1757.             reg = <0x0 0xff9d0000 0x0 0x100>;
  1758.             clock-names = "bus_clk", "ref_clk";
  1759.             power-domains = <0xc 0x16>;
  1760.             ranges;
  1761.             nvmem-cells = <0x19>;
  1762.             nvmem-cell-names = "soc_revision";
  1763.             clocks = <0x3 0x20 0x3 0x22>;
  1764.             pinctrl-names = "default";
  1765.             pinctrl-0 = <0x1f>;
  1766.             xlnx,tz-nonsecure = <0x1>;
  1767.             xlnx,usb-polarity = <0x0>;
  1768.             xlnx,usb-reset-mode = <0x0>;
  1769.  
  1770.             dwc3@fe200000 {
  1771.                 compatible = "snps,dwc3";
  1772.                 status = "okay";
  1773.                 reg = <0x0 0xfe200000 0x0 0x40000>;
  1774.                 interrupt-parent = <0x4>;
  1775.                 interrupt-names = "dwc_usb3", "otg", "hiber";
  1776.                 interrupts = <0x0 0x41 0x4 0x0 0x45 0x4 0x0 0x4b 0x4>;
  1777.                 #stream-id-cells = <0x1>;
  1778.                 iommus = <0xe 0x860>;
  1779.                 snps,quirk-frame-length-adjustment = <0x20>;
  1780.                 snps,refclk_fladj;
  1781.                 snps,enable_guctl1_resume_quirk;
  1782.                 snps,enable_guctl1_ipd_quirk;
  1783.                 snps,xhci-stream-quirk;
  1784.                 dr_mode = "host";
  1785.                 snps,usb3_lpm_capable;
  1786.                 phy-names = "usb3-phy";
  1787.                 phys = <0x20 0x4 0x0 0x2 0x18cba80>;
  1788.             };
  1789.         };
  1790.  
  1791.         usb1@ff9e0000 {
  1792.             #address-cells = <0x2>;
  1793.             #size-cells = <0x2>;
  1794.             status = "disabled";
  1795.             compatible = "xlnx,zynqmp-dwc3";
  1796.             reg = <0x0 0xff9e0000 0x0 0x100>;
  1797.             clock-names = "bus_clk", "ref_clk";
  1798.             power-domains = <0xc 0x17>;
  1799.             ranges;
  1800.             nvmem-cells = <0x19>;
  1801.             nvmem-cell-names = "soc_revision";
  1802.             clocks = <0x3 0x21 0x3 0x22>;
  1803.  
  1804.             dwc3@fe300000 {
  1805.                 compatible = "snps,dwc3";
  1806.                 status = "disabled";
  1807.                 reg = <0x0 0xfe300000 0x0 0x40000>;
  1808.                 interrupt-parent = <0x4>;
  1809.                 interrupt-names = "dwc_usb3", "otg", "hiber";
  1810.                 interrupts = <0x0 0x46 0x4 0x0 0x4a 0x4 0x0 0x4c 0x4>;
  1811.                 #stream-id-cells = <0x1>;
  1812.                 iommus = <0xe 0x861>;
  1813.                 snps,quirk-frame-length-adjustment = <0x20>;
  1814.                 snps,refclk_fladj;
  1815.                 snps,enable_guctl1_resume_quirk;
  1816.                 snps,enable_guctl1_ipd_quirk;
  1817.                 snps,xhci-stream-quirk;
  1818.             };
  1819.         };
  1820.  
  1821.         watchdog@fd4d0000 {
  1822.             compatible = "cdns,wdt-r1p2";
  1823.             status = "okay";
  1824.             interrupt-parent = <0x4>;
  1825.             interrupts = <0x0 0x71 0x1>;
  1826.             reg = <0x0 0xfd4d0000 0x0 0x1000>;
  1827.             timeout-sec = <0x3c>;
  1828.             reset-on-timeout;
  1829.             clocks = <0x3 0x4b>;
  1830.         };
  1831.  
  1832.         watchdog@ff150000 {
  1833.             compatible = "cdns,wdt-r1p2";
  1834.             status = "okay";
  1835.             interrupt-parent = <0x4>;
  1836.             interrupts = <0x0 0x34 0x1>;
  1837.             reg = <0x0 0xff150000 0x0 0x1000>;
  1838.             timeout-sec = <0xa>;
  1839.             clocks = <0x3 0x70>;
  1840.         };
  1841.  
  1842.         ams@ffa50000 {
  1843.             compatible = "xlnx,zynqmp-ams";
  1844.             status = "okay";
  1845.             interrupt-parent = <0x4>;
  1846.             interrupts = <0x0 0x38 0x4>;
  1847.             interrupt-names = "ams-irq";
  1848.             reg = <0x0 0xffa50000 0x0 0x800>;
  1849.             reg-names = "ams-base";
  1850.             #address-cells = <0x2>;
  1851.             #size-cells = <0x2>;
  1852.             #io-channel-cells = <0x1>;
  1853.             ranges;
  1854.             clocks = <0x3 0x46>;
  1855.  
  1856.             ams_ps@ffa50800 {
  1857.                 compatible = "xlnx,zynqmp-ams-ps";
  1858.                 status = "okay";
  1859.                 reg = <0x0 0xffa50800 0x0 0x400>;
  1860.             };
  1861.  
  1862.             ams_pl@ffa50c00 {
  1863.                 compatible = "xlnx,zynqmp-ams-pl";
  1864.                 status = "okay";
  1865.                 reg = <0x0 0xffa50c00 0x0 0x400>;
  1866.             };
  1867.         };
  1868.  
  1869.         dma@fd4c0000 {
  1870.             compatible = "xlnx,dpdma";
  1871.             status = "okay";
  1872.             reg = <0x0 0xfd4c0000 0x0 0x1000>;
  1873.             interrupts = <0x0 0x7a 0x4>;
  1874.             interrupt-parent = <0x4>;
  1875.             clock-names = "axi_clk";
  1876.             power-domains = <0xc 0x29>;
  1877.             dma-channels = <0x6>;
  1878.             #dma-cells = <0x1>;
  1879.             clocks = <0x3 0x14>;
  1880.             phandle = <0x23>;
  1881.  
  1882.             dma-video0channel {
  1883.                 compatible = "xlnx,video0";
  1884.             };
  1885.  
  1886.             dma-video1channel {
  1887.                 compatible = "xlnx,video1";
  1888.             };
  1889.  
  1890.             dma-video2channel {
  1891.                 compatible = "xlnx,video2";
  1892.             };
  1893.  
  1894.             dma-graphicschannel {
  1895.                 compatible = "xlnx,graphics";
  1896.             };
  1897.  
  1898.             dma-audio0channel {
  1899.                 compatible = "xlnx,audio0";
  1900.             };
  1901.  
  1902.             dma-audio1channel {
  1903.                 compatible = "xlnx,audio1";
  1904.             };
  1905.         };
  1906.  
  1907.         zynqmp-display@fd4a0000 {
  1908.             compatible = "xlnx,zynqmp-dpsub-1.7";
  1909.             status = "okay";
  1910.             reg = <0x0 0xfd4a0000 0x0 0x1000 0x0 0xfd4aa000 0x0 0x1000 0x0 0xfd4ab000 0x0 0x1000 0x0 0xfd4ac000 0x0 0x1000>;
  1911.             reg-names = "dp", "blend", "av_buf", "aud";
  1912.             interrupts = <0x0 0x77 0x4>;
  1913.             interrupt-parent = <0x4>;
  1914.             clock-names = "dp_apb_clk", "dp_aud_clk", "dp_vtc_pixel_clk_in";
  1915.             power-domains = <0xc 0x29>;
  1916.             clocks = <0x21 0x3 0x11 0x3 0x10>;
  1917.             phy-names = "dp-phy0";
  1918.             phys = <0x22 0x6 0x0 0x3 0x19bfcc0>;
  1919.             xlnx,max-lanes = <0x1>;
  1920.  
  1921.             vid-layer {
  1922.                 dma-names = "vid0", "vid1", "vid2";
  1923.                 dmas = <0x23 0x0 0x23 0x1 0x23 0x2>;
  1924.             };
  1925.  
  1926.             gfx-layer {
  1927.                 dma-names = "gfx0";
  1928.                 dmas = <0x23 0x3>;
  1929.             };
  1930.  
  1931.             i2c-bus {
  1932.             };
  1933.  
  1934.             zynqmp_dp_snd_codec0 {
  1935.                 compatible = "xlnx,dp-snd-codec";
  1936.                 clock-names = "aud_clk";
  1937.                 clocks = <0x3 0x11>;
  1938.                 status = "okay";
  1939.                 phandle = <0x26>;
  1940.             };
  1941.  
  1942.             zynqmp_dp_snd_pcm0 {
  1943.                 compatible = "xlnx,dp-snd-pcm";
  1944.                 dmas = <0x23 0x4>;
  1945.                 dma-names = "tx";
  1946.                 status = "okay";
  1947.                 phandle = <0x24>;
  1948.             };
  1949.  
  1950.             zynqmp_dp_snd_pcm1 {
  1951.                 compatible = "xlnx,dp-snd-pcm";
  1952.                 dmas = <0x23 0x5>;
  1953.                 dma-names = "tx";
  1954.                 status = "okay";
  1955.                 phandle = <0x25>;
  1956.             };
  1957.  
  1958.             zynqmp_dp_snd_card {
  1959.                 compatible = "xlnx,dp-snd-card";
  1960.                 xlnx,dp-snd-pcm = <0x24 0x25>;
  1961.                 xlnx,dp-snd-codec = <0x26>;
  1962.                 status = "okay";
  1963.             };
  1964.         };
  1965.     };
  1966.  
  1967.     fclk0 {
  1968.         status = "okay";
  1969.         compatible = "xlnx,fclk";
  1970.         clocks = <0x3 0x47>;
  1971.     };
  1972.  
  1973.     fclk1 {
  1974.         status = "okay";
  1975.         compatible = "xlnx,fclk";
  1976.         clocks = <0x3 0x48>;
  1977.     };
  1978.  
  1979.     fclk2 {
  1980.         status = "okay";
  1981.         compatible = "xlnx,fclk";
  1982.         clocks = <0x3 0x49>;
  1983.     };
  1984.  
  1985.     fclk3 {
  1986.         status = "okay";
  1987.         compatible = "xlnx,fclk";
  1988.         clocks = <0x3 0x4a>;
  1989.     };
  1990.  
  1991.     pss_ref_clk {
  1992.         u-boot,dm-pre-reloc;
  1993.         compatible = "fixed-clock";
  1994.         #clock-cells = <0x0>;
  1995.         clock-frequency = <0x1fc9350>;
  1996.         phandle = <0x6>;
  1997.     };
  1998.  
  1999.     video_clk {
  2000.         u-boot,dm-pre-reloc;
  2001.         compatible = "fixed-clock";
  2002.         #clock-cells = <0x0>;
  2003.         clock-frequency = <0x19bfcc0>;
  2004.         phandle = <0x7>;
  2005.     };
  2006.  
  2007.     pss_alt_ref_clk {
  2008.         u-boot,dm-pre-reloc;
  2009.         compatible = "fixed-clock";
  2010.         #clock-cells = <0x0>;
  2011.         clock-frequency = <0x0>;
  2012.         phandle = <0x8>;
  2013.     };
  2014.  
  2015.     gt_crx_ref_clk {
  2016.         u-boot,dm-pre-reloc;
  2017.         compatible = "fixed-clock";
  2018.         #clock-cells = <0x0>;
  2019.         clock-frequency = <0x66ff300>;
  2020.         phandle = <0xa>;
  2021.     };
  2022.  
  2023.     aux_ref_clk {
  2024.         u-boot,dm-pre-reloc;
  2025.         compatible = "fixed-clock";
  2026.         #clock-cells = <0x0>;
  2027.         clock-frequency = <0x19bfcc0>;
  2028.         phandle = <0x9>;
  2029.     };
  2030.  
  2031.     dp_aclk {
  2032.         compatible = "fixed-clock";
  2033.         #clock-cells = <0x0>;
  2034.         clock-frequency = <0x5f5e100>;
  2035.         clock-accuracy = <0x64>;
  2036.         phandle = <0x21>;
  2037.     };
  2038.  
  2039.     gpio-keys {
  2040.         compatible = "gpio-keys";
  2041.         #address-cells = <0x1>;
  2042.         #size-cells = <0x0>;
  2043.         autorepeat;
  2044.  
  2045.         sw19 {
  2046.             label = "sw19";
  2047.             gpios = <0x14 0x16 0x0>;
  2048.             linux,code = <0x6c>;
  2049.             gpio-key,wakeup;
  2050.             autorepeat;
  2051.         };
  2052.     };
  2053.  
  2054.     leds {
  2055.         compatible = "gpio-leds";
  2056.  
  2057.         heartbeat_led {
  2058.             label = "heartbeat";
  2059.             gpios = <0x14 0x17 0x0>;
  2060.             linux,default-trigger = "heartbeat";
  2061.         };
  2062.     };
  2063.  
  2064.     chosen {
  2065.         xlnx,eeprom = "/amba/i2c@ff030000/i2c-mux@74/i2c@0/eeprom@54";
  2066.         stdout-path = "serial0:115200n8";
  2067.     };
  2068.  
  2069.     amba_pl@0 {
  2070.         #address-cells = <0x2>;
  2071.         #size-cells = <0x2>;
  2072.         compatible = "simple-bus";
  2073.         ranges;
  2074.  
  2075.         ddr4@400000000 {
  2076.             compatible = "xlnx,ddr4-2.2";
  2077.             reg = <0x4 0x0 0x0 0x20000000>;
  2078.                         alignment = <0x10>;
  2079.         };
  2080.  
  2081.         PERIPHERAL@ff380000 {
  2082.             compatible = "xlnx,PERIPHERAL-1.0";
  2083.             reg = <0x0 0xff380000 0x0 0x80000>;
  2084.         };
  2085.  
  2086.         PERIPHERAL@ff990000 {
  2087.             compatible = "xlnx,PERIPHERAL-1.0";
  2088.             reg = <0x0 0xff990000 0x0 0x10000>;
  2089.         };
  2090.     };
  2091.  
  2092.     aliases {
  2093.         ethernet0 = "/amba/ethernet@ff0e0000";
  2094.         i2c0 = "/amba/i2c@ff020000";
  2095.         i2c1 = "/amba/i2c@ff030000";
  2096.         serial0 = "/amba/serial@ff000000";
  2097.         serial1 = "/amba/serial@ff010000";
  2098.         spi0 = "/amba/spi@ff0f0000";
  2099.     };
  2100.  
  2101.     memory {
  2102.         #address-cells = <0x2>;
  2103.         #size-cells = <0x2>;
  2104.         device_type = "memory";
  2105.                 alignment = <0x10>;
  2106.                 reg = <0x4 0x0 0x0 0x20000000>;
  2107.     };
  2108. };
RAW Paste Data
We use cookies for various purposes including analytics. By continuing to use Pastebin, you agree to our use of cookies as described in the Cookies Policy. OK, I Understand
 
Top