Advertisement
Not a member of Pastebin yet?
Sign Up,
it unlocks many cool features!
- LIBRARY ieee;
- USE ieee.std_logic_1164.all;
- ENTITY reklama IS
- PORT ( SW : IN STD_LOGIC_VECTOR(17 DOWNTO 0);
- HEX0 : OUT STD_LOGIC_VECTOR(0 TO 6);
- HEX1 : OUT STD_LOGIC_VECTOR(0 TO 6);
- HEX2 : OUT STD_LOGIC_VECTOR(0 TO 6);
- HEX3 : OUT STD_LOGIC_VECTOR(0 TO 6);
- HEX4 : OUT STD_LOGIC_VECTOR(0 TO 6);
- HEX5 : OUT STD_LOGIC_VECTOR(0 TO 6);
- HEX6 : OUT STD_LOGIC_VECTOR(0 TO 6);
- HEX7 : OUT STD_LOGIC_VECTOR(0 TO 6)
- );
- END reklama;
- ARCHITECTURE strukturalna OF reklama IS
- CONSTANT SPACJA: STD_LOGIC_VECTOR(2 DOWNTO 0):="000"; -- KOD SPACJI
- SIGNAL W0, W1,W2,W3,W4,W5,W6,W7 : STD_LOGIC_VECTOR(2 DOWNTO 0);
- --DEKLARACJA KOMPONENTÓW
- COMPONENT mux3bit8to1 -- muliptekser
- PORT ( S, U0, U1, U2, U3, U4, U5,U6,U7: IN STD_LOGIC_VECTOR(2 DOWNTO 0);
- --WEKTOR STERUJĄCY I 8 wektorów INFORMACYJNYCH
- M0 : OUT STD_LOGIC_VECTOR(2 DOWNTO 0));
- END COMPONENT;
- COMPONENT char7seg -- transkoder
- PORT ( C : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
- Display : OUT STD_LOGIC_VECTOR(0 TO 6));
- END COMPONENT;
- SIGNAL M : STD_LOGIC_VECTOR(2 DOWNTO 0);
- BEGIN
- -- KONKRETYZACJA UŻYCIA KOMPONENTÓW
- MUX0: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SW(14 DOWNTO 12),
- SW(11 DOWNTO 9),SW(8 DOWNTO 6), SW(5 DOWNTO 3),SW(2 DOWNTO 0), SPACJA, SPACJA, SPACJA, M); --było M0
- MUX1: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SW(14 DOWNTO 12),
- SW(11 DOWNTO 9),SW(8 DOWNTO 6), SW(5 DOWNTO 3),SW(2 DOWNTO 0), SPACJA, SPACJA, SPACJA, M);
- MUX2: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SW(14 DOWNTO 12),
- SW(11 DOWNTO 9),SW(8 DOWNTO 6), SW(5 DOWNTO 3),SW(2 DOWNTO 0), SPACJA, SPACJA, SPACJA, M);
- MUX3: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SW(14 DOWNTO 12),
- SW(11 DOWNTO 9),SW(8 DOWNTO 6), SW(5 DOWNTO 3),SW(2 DOWNTO 0), SPACJA, SPACJA, SPACJA, M);
- MUX4: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SW(14 DOWNTO 12),
- SW(11 DOWNTO 9),SW(8 DOWNTO 6), SW(5 DOWNTO 3),SW(2 DOWNTO 0), SPACJA, SPACJA, SPACJA, M);
- MUX5: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SW(14 DOWNTO 12),
- SW(11 DOWNTO 9),SW(8 DOWNTO 6), SW(5 DOWNTO 3),SW(2 DOWNTO 0), SPACJA, SPACJA, SPACJA, M);
- MUX6: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SW(14 DOWNTO 12),
- SW(11 DOWNTO 9),SW(8 DOWNTO 6), SW(5 DOWNTO 3),SW(2 DOWNTO 0), SPACJA, SPACJA, SPACJA, M);
- MUX7: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SW(14 DOWNTO 12),
- SW(11 DOWNTO 9),SW(8 DOWNTO 6), SW(5 DOWNTO 3),SW(2 DOWNTO 0), SPACJA, SPACJA, SPACJA, M);
- -- KONKRETYZACJE KOLEJNYCH MULTIPLEKSERÓW UKŁADU
- H0: char7seg PORT MAP (M, HEX0); --było M)
- H1: char7seg PORT MAP (M, HEX0);
- H2: char7seg PORT MAP (M, HEX0);
- H3: char7seg PORT MAP (M, HEX0);
- H4: char7seg PORT MAP (M, HEX0);
- H5: char7seg PORT MAP (M, HEX0);
- H6: char7seg PORT MAP (M, HEX0);
- H7: char7seg PORT MAP (M, HEX0);
- -- KONKRETYZACJE KOLEJNYCH TRANSKODERÓW
- END strukturalna;
- -- implementacja multipleksera 8 do 1 (wektor 3 bitowy)
- LIBRARY ieee;
- USE ieee.std_logic_1164.all;
- ENTITY mux3bit8to1 IS
- PORT (S, U0, U1, U2, U3, U4, U5, U6, U7: IN STD_LOGIC_VECTOR(2 DOWNTO 0);
- M : OUT STD_LOGIC_VECTOR(2 DOWNTO 0));
- END mux3bit8to1;
- ARCHITECTURE strukturalna OF mux3bit_8to1 IS
- begin process(S)
- begin
- case S is
- M <= U0 when "000";
- M <= U1 when "001";
- M <= U2 when "010";
- M <= U3 when "011";
- M <= U4 when "100";
- M <= U5 when "101";
- M <= U6 when "110";
- M <= U7 when "111";
- end case;
- end process;
- END strukturalna;
- -- IMPLEMENTACJA TRANSKODERA
- LIBRARY ieee;
- USE ieee.std_logic_1164.all;
- ENTITY char7seg IS
- PORT ( C : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
- Display : OUT STD_LOGIC_VECTOR(0 TO 6));
- END char7seg;
- ARCHITECTURE strukturalna OF char7seg IS
- begin process(S)
- begin
- case S is
- Display <= "1111111" when U0;
- Display <= "0100000" when U1;
- Display <= "1001000" when U2;
- Display <= "1001111" when U3;
- Display <= "1000111" when U4;
- Display <= "1110001" when U5;
- Display <= "1111111" when U6;
- Display <= "1111111" when U7;
- end case;
- end process;
- END strukturalna;
Advertisement
Add Comment
Please, Sign In to add comment
Advertisement