../mesa-aco/src/amd/vulkan/radv_descriptor_set.c:487: VK_ERROR_OUT_OF_POOL_MEMORY
SPIR-V WARNING:
    In file ../mesa-aco/src/compiler/spirv/spirv_to_nir.c:3535
    Unsupported SPIR-V capability: SpvCapabilityFloat64 (10)
    36 bytes into the SPIR-V binary
Unknown NIR ALU instr: vec1 64 ssa_285 = u2f64 ssa_284
Unknown NIR ALU instr: vec1 32 ssa_286 = f2f32 ssa_285
Unknown NIR ALU instr: vec1 64 ssa_323 = u2f64 ssa_322
Unknown NIR ALU instr: vec1 32 ssa_324 = f2f32 ssa_323
BB0
/* logical preds: / linear preds: / kind: top-level, branch, */
	 s1: %1:s[2],  s1: %2:s[3],  s1: %3:s[4],  v1: %4:v[0],  v1: %5:v[1],  v1: %6:v[2],  s2: %7:exec = p_startpgm
	p_logical_start
	 s1: %11,  s1: %10:scc = s_add_i32 0x10, %2
	 s1: %21,  s1: %22:scc = s_lshl_b32 %3, 0x6
	 v1: %23 = v_add_u32 %21, %4
	 s2: %25 = p_create_vector %11, 0xffff8000
	 s4: %26 = s_load_dwordx4 %25, 0x0 reorder
	 s1: %24 = s_buffer_load_dword %26, 0x0 reorder
	 s2: %27 = v_cmp_ge_u32 %24, %23
	p_logical_end
	 s2: %750,  s1: %749:scc,  s2: %748:exec = s_and_saveexec_b64 %27, %7:exec
	p_cbranch_z %748:exec BB12, BB1
BB1
/* logical preds: BB0, / linear preds: BB0, / kind: uniform, loop-preheader, */
	p_logical_start
	 s1: %40 = s_mov_b32 0x40490fdb
	 s1: %42 = s_mov_b32 0x3fc90da4
	 s1: %43 = s_mov_b32 0xbe593484
	 s1: %45 = s_mov_b32 0xbc996e30
	 s1: %54 = s_mov_b32 0x437f0000
	 s1: %58 = s_mov_b32 0x41800000
	 s2: %61 = s_buffer_load_dwordx2 %26, 0x4 reorder
	 s1: %64,  s1: %65 = p_split_vector %61
	 v1: %66 = v_add_u32 %64, %23
	 v1: %67 = v_cvt_f32_u32 %23
	 s1: %69 = s_buffer_load_dword %26, 0x94 reorder
	 v1: %72 = v_mul_f32 %69, %67
	 s4: %73 = s_buffer_load_dwordx4 %26, 0xc reorder
	 s1: %76,  s1: %77,  s1: %78,  s1: %79 = p_split_vector %73
	 v1: %80 = v_add_f32 %77, %72
	 v1: %81 = v_cvt_u32_f32 %80
	 s1: %83,  s1: %82:scc = s_add_i32 0x40, %2
	 v1: %86 = v_mul_lo_u32 %81, 0x30
	 s2: %88 = p_create_vector %83, 0xffff8000
	 s4: %89 = s_load_dwordx4 %88, 0x0 reorder
	 v4: %87 = buffer_load_dwordx4 %86, %89, 0x0 offen buffer
	 v1: %90,  v1: %91,  v1: %92,  v1: %93 = p_split_vector %87
	 v2: %97 = buffer_load_dwordx2 %86, %89, 0x0 offset:24 offen buffer
	 v1: %100,  v1: %101 = p_split_vector %97
	 v2: %103 = buffer_load_dwordx2 %86, %89, 0x0 offset:16 offen buffer
	 v1: %106,  v1: %107 = p_split_vector %103
	 v4: %110 = buffer_load_dwordx4 %86, %89, 0x0 offset:32 offen buffer
	 v1: %113,  v1: %114,  v1: %115,  v1: %116 = p_split_vector %110
	 v1: %117 = v_and_b32 0x3ff, %66
	 s1: %119,  s1: %118:scc = s_add_i32 0x20, %2
	 v1: %121 = v_mul_lo_u32 %117, 0x18
	 s2: %123 = p_create_vector %119, 0xffff8000
	 s4: %124 = s_load_dwordx4 %123, 0x0 reorder
	 v4: %122 = buffer_load_dwordx4 %121, %124, 0x0 offen buffer
	 v1: %125,  v1: %126,  v1: %127,  v1: %128 = p_split_vector %122
	 v2: %130 = buffer_load_dwordx2 %121, %124, 0x0 offset:16 offen buffer
	 v1: %133,  v1: %134 = p_split_vector %130
	 v1: %135 = v_mul_f32 %58, %115
	 v1: %136 = v_add_f32 0xbf800000, %135
	 v1: %137 = v_fract_f32 %135
	 v1: %138 = v_floor_f32 %136
	 v1: %139 = v_cvt_u32_f32 %138
	 v1: %140 = v_add_u32 0x1, %139
	 v1: %141 = v_min_u32 0xf, %140
	 s1: %143,  s1: %142:scc = s_add_i32 0x30, %2
	 v1: %145 = v_lshlrev_b32 0x2, %117
	 s2: %147 = p_create_vector %143, 0xffff8000
	 s4: %148 = s_load_dwordx4 %147, 0x0 reorder
	 v1: %146 = buffer_load_dword %145, %148, 0x0 offen buffer
	 v1: %149 = v_mul_f32 0x41a00000, %146
	 v1: %150 = v_mul_f32 0x43c80000, %146
	 v1: %151 = v_mul_f32 0x45fa0000, %146
	 v1: %152 = v_fract_f32 %149
	 v1: %153 = v_fract_f32 %150
	 v1: %154 = v_fract_f32 %151
	 s4: %155 = s_buffer_load_dwordx4 %26, 0x20 reorder
	 s1: %158,  s1: %159,  s1: %160,  s1: %161 = p_split_vector %155
	 v1: %163 = v_mov_b32 %158
	 v1: %165 = v_mov_b32 %159
	 v1: %167 = v_mov_b32 %160
	 v1: %169 = v_mov_b32 %161
	 s4: %171 = s_buffer_load_dwordx4 %26, 0x30 reorder
	 s1: %174,  s1: %175,  s1: %176,  s1: %177 = p_split_vector %171
	 v1: %178 = v_sub_f32 %174, %163
	 v1: %179 = v_sub_f32 %175, %165
	 v1: %180 = v_sub_f32 %176, %167
	 v1: %181 = v_sub_f32 %177, %169
	 v1: %183 = v_mad_f32 %146, %178, %158
	 v1: %185 = v_mad_f32 %152, %179, %159
	 v1: %187 = v_mad_f32 %153, %180, %160
	 v1: %189 = v_mad_f32 %154, %181, %161
	 v1: %190 = v_add_u32 0xa, %139
	 v1: %191 = v_lshlrev_b32 0x4, %190
	 v4: %192 = buffer_load_dwordx4 %191, %26, 0x0 offen reorder
	 v1: %195,  v1: %196,  v1: %197,  v1: %198 = p_split_vector %192
	 v1: %203 = v_add_u32 0xa, %141
	 v1: %204 = v_lshlrev_b32 0x4, %203
	 v4: %205 = buffer_load_dwordx4 %204, %26, 0x0 offen reorder
	 v1: %208,  v1: %209,  v1: %210,  v1: %211 = p_split_vector %205
	 v1: %212 = v_subrev_f32 %195, %208
	 v1: %213 = v_subrev_f32 %196, %209
	 v1: %214 = v_subrev_f32 %197, %210
	 v1: %215 = v_subrev_f32 %198, %211
	 v1: %217 = v_mad_f32 %137, %212, %195
	 v1: %219 = v_mad_f32 %137, %213, %196
	 v1: %221 = v_mad_f32 %137, %214, %197
	 v1: %223 = v_mad_f32 %137, %215, %198
	 v1: %228 = v_mul_f32 %183, %217 clamp
	 v1: %229 = v_mul_f32 %185, %219 clamp
	 v1: %230 = v_mul_f32 %187, %221 clamp
	 v1: %231 = v_mul_f32 %189, %223 clamp
	 v1: %232 = v_mul_f32 %54, %228
	 v1: %233 = v_mul_f32 %54, %229
	 v1: %234 = v_mul_f32 %54, %230
	 v1: %235 = v_mul_f32 %54, %231
	 v1: %236 = v_cvt_u32_f32 %232
	 v1: %237 = v_cvt_u32_f32 %233
	 v1: %238 = v_cvt_u32_f32 %234
	 v1: %239 = v_cvt_u32_f32 %235
	 v1: %240 = v_lshlrev_b32 0x8, %237
	 v1: %241 = v_add_u32 %240, %236
	 v1: %242 = v_lshlrev_b32 0x10, %238
	 v1: %243 = v_add_u32 %242, %241
	 v1: %244 = v_lshlrev_b32 0x18, %239
	 v1: %245 = v_add_u32 %244, %243
	 v1: %246 = v_add_u32 0xc8, %66
	 v1: %248 = v_and_b32 0x3ff, %246
	 v1: %249 = v_lshlrev_b32 0x2, %248
	 v1: %250 = buffer_load_dword %249, %148, 0x0 offen buffer
	 v1: %253 = v_mul_f32 0x41200000, %250
	 v1: %254 = v_mul_f32 0x42c80000, %250
	 v1: %255 = v_fract_f32 %253
	 v1: %256 = v_fract_f32 %254
	 s4: %260 = s_buffer_load_dwordx4 %26, 0x40 reorder
	 s1: %261,  s1: %262,  s1: %263,  s1: %264 = p_split_vector %260
	 v1: %269 = v_mov_b32 %261
	 v1: %271 = v_mov_b32 %262
	 v1: %273 = v_mov_b32 %263
	 s4: %278 = s_buffer_load_dwordx4 %26, 0x50 reorder
	 s1: %279,  s1: %280,  s1: %281,  s1: %282 = p_split_vector %278
	 v1: %286 = v_sub_f32 %279, %269
	 v1: %287 = v_sub_f32 %280, %271
	 v1: %288 = v_sub_f32 %281, %273
	 v1: %290 = v_mad_f32 %250, %286, %261
	 v1: %292 = v_mad_f32 %255, %287, %262
	 v1: %294 = v_mad_f32 %256, %288, %263
	 v1: %296 = v_add_u32 0x1a, %139
	 v1: %297 = v_lshlrev_b32 0x4, %296
	 v4: %298 = buffer_load_dwordx4 %297, %26, 0x0 offen reorder
	 v1: %301,  v1: %302,  v1: %303,  v1: %304 = p_split_vector %298
	 v1: %309 = v_add_u32 0x1a, %141
	 v1: %310 = v_lshlrev_b32 0x4, %309
	 v4: %311 = buffer_load_dwordx4 %310, %26, 0x0 offen reorder
	 v1: %314,  v1: %315,  v1: %316,  v1: %317 = p_split_vector %311
	 v1: %318 = v_subrev_f32 %301, %314
	 v1: %319 = v_subrev_f32 %302, %315
	 v1: %320 = v_subrev_f32 %303, %316
	 v1: %321 = v_subrev_f32 %304, %317
	 v1: %323 = v_mad_f32 %137, %318, %301
	 v1: %325 = v_mad_f32 %137, %319, %302
	 v1: %327 = v_mad_f32 %137, %320, %303
	 v1: %329 = v_mad_f32 %137, %321, %304
	 v1: %330 = v_mul_f32 %290, %323
	 v1: %331 = v_mul_f32 %292, %325
	 v1: %332 = v_mul_f32 %294, %327
	 s2: %335 = p_create_vector %2, 0xffff8000
	 s4: %336 = s_load_dwordx4 %335, 0x0 reorder
	 s1: %334 = s_buffer_load_dword %336, 0x20 reorder
	 v1: %338 = v_cvt_f32_u32 %334
	 v1: %339 = v_rcp_iflag_f32 %338
	 v1: %340 = v_mul_f32 0x4f800000, %339
	 v1: %341 = v_cvt_u32_f32 %340
	 s1: %337 = p_as_uniform %341
	 s1: %342 = s_mul_i32 %337, %334
	 v1: %345 = v_mul_hi_u32 %341, %334
	 s1: %343 = p_as_uniform %345
	 s1: %346:scc = s_cmp_lg_i32 %343, 0x0
	 s1: %347 = s_mul_i32 0xffffffff, %342
	 s1: %348 = s_cselect_b32 %342, %347, %346:scc
	 v1: %351 = v_mul_hi_u32 %348, %341
	 s1: %349 = p_as_uniform %351
	 s1: %352,  s1: %353:scc = s_add_i32 %337, %349
	 s1: %354,  s1: %355:scc = s_sub_i32 %337, %349
	 s1: %356 = s_cselect_b32 %354, %352, %346:scc
	 v1: %357 = v_mul_hi_u32 %356, %66
	 v1: %358 = v_mul_lo_u32 %357, %334
	 v1: %359 = v_sub_u32 %66, %358
	 s2: %360 = v_cmp_le_u32 %334, %359
	 s2: %361 = v_cmp_ge_u32 %66, %358
	 s2: %362,  s1: %363:scc = s_and_b64 %360, %361
	 v1: %364 = v_subrev_u32 %334, %359
	 v1: %365 = v_add_u32 %334, %359
	 v1: %366 = v_cndmask_b32 %359, %364, %362
	 v1: %367 = v_cndmask_b32 %365, %366, %361
	 s1: %369,  s1: %368:scc = s_add_i32 0x60, %2
	 v1: %371 = v_mul_lo_u32 %367, 0x18
	 v4: %372 = p_create_vector %114, %330, 0x0, %245
	 s2: %373 = p_create_vector %369, 0xffff8000
	 s4: %374 = s_load_dwordx4 %373, 0x0 reorder
	buffer_store_dwordx4 %371, %374, 0x0, %372 offen disable_wqm buffer
	 v2: %376 = p_create_vector %331, %116
	buffer_store_dwordx2 %371, %374, 0x0, %376 offset:16 offen disable_wqm buffer
	 s1: %379 = s_buffer_load_dword %336, 0x3c reorder
	 s1: %382,  s1: %383:scc = s_and_b32 %379, 0x100000
	 s1: %384,  s1: %385:scc = s_and_b32 %379, 0x2
	 v1: %386 = v_mul_f32 %100, %100
	 v1: %387 = v_mul_f32 %101, %101
	 v1: %388 = v_add_f32 %386, %387
	 s2: %389 = v_cmp_eq_f32 %388, %388
	 s2: %391 = v_cmp_neq_f32 %386, -%387
	 s2: %393,  s1: %394:scc = s_and_b64 %391, %389
	 v1: %395 = v_rsq_f32 %388
	 v1: %397 = v_mul_f32 -%101, %395
	 v1: %398 = v_mul_f32 %395, %100
	 v1: %399 = v_cndmask_b32 0x0, %398, %393
	 v1: %401 = v_cndmask_b32 0x3f800000, %397, %393
	 v1: %403 = v_mul_f32 %113, %401
	 v1: %404 = v_mul_f32 %100, %399
	 v1: %405 = v_xor_b32 0x80000000, %403
	 v1: %407 = v_mul_f32 %399, %113
	 v1: %409 = v_mad_f32 %401, %101, -%404
	 v1: %411 = v_mul_f32 %126, %100
	 v1: %412 = v_mad_f32 %125, %401, %411
	 v1: %414 = v_mad_f32 %127, %407, %412
	 v1: %416 = v_mul_f32 %126, %101
	 v1: %417 = v_mad_f32 %125, %399, %416
	 v1: %420 = v_mad_f32 %403, -%127, %417
	 v1: %422 = v_mul_f32 %126, %113
	 v1: %423 = v_mad_f32 %127, %409, %422
	 s1: %424:scc = s_cmp_lg_i32 %382, 0x0
	 s2: %426 = s_cselect_b64 0xffffffff, 0x0, %424:scc
	 v1: %425 = v_cndmask_b32 %401, 0x3f800000, %426
	 v1: %428 = v_cndmask_b32 %399, 0x0, %426
	 v1: %431 = v_cndmask_b32 %100, 0x0, %426
	 v1: %434 = v_cndmask_b32 %101, 0x3f800000, %426
	 v1: %437 = v_cndmask_b32 %407, 0x0, %426
	 v1: %440 = v_cndmask_b32 %405, 0x0, %426
	 v1: %443 = v_cndmask_b32 %409, 0x3f800000, %426
	 v1: %446 = v_cndmask_b32 %414, %125, %426
	 v1: %448 = v_cndmask_b32 %420, %126, %426
	 v1: %450 = v_cndmask_b32 %423, %127, %426
	 v1: %452 = v_cndmask_b32 %113, 0x0, %426
	 v1: %466 = v_mul_f32 0x2f800000, %465
	 s4: %471 = s_buffer_load_dwordx4 %26, 0x88 reorder
	 s1: %472,  s1: %473,  s1: %474,  s1: %475 = p_split_vector %471
	 v1: %479 = v_mul_f32 %473, %329
	 v1: %481 = v_mul_f32 0x3e22f983, %479
	 v1: %480 = v_cos_f32 %481
	 v1: %482 = v_add_f32 0xbf800000, %480
	 v1: %483 = v_mul_f32 %466, %482
	 v1: %484 = v_add_f32 0x3f800000, %483
	 v1: %487 = v_sub_f32 0x3f800000, |%484|
	 v1: %488 = v_sqrt_f32 %487
	 v1: %489 = v_mul_f32 %45, |%484|
	 v1: %490 = v_add_f32 0x3d981627, %489
	 v1: %492 = v_mad_f32 %490, |%484|, %43
	 v1: %494 = v_mad_f32 %492, |%484|, %42
	 v1: %495 = v_mul_f32 %488, %494
	 v1: %497 = v_mad_f32 0xc0000000, %495, %40
	 s2: %498 = v_cmp_gt_f32 0xbf800000, %483
	 v1: %500 = v_cndmask_b32 0x0, 0x1, %498
	 v1: %501 = v_sub_u32 0x0, %500
	 v1: %502 = v_and_b32 %501, %497
	 v1: %503 = v_add_f32 %495, %502
	 v1: %515 = v_mul_f32 0x2f800000, %514
	 s4: %520 = s_buffer_load_dwordx4 %26, 0x6c reorder
	 s1: %521,  s1: %522,  s1: %523,  s1: %524 = p_split_vector %520
	 v1: %529 = v_mov_b32 %521
	 s4: %531 = s_buffer_load_dwordx4 %26, 0x78 reorder
	 s1: %534,  s1: %535,  s1: %536,  s1: %537 = p_split_vector %531
	 v1: %538 = v_sub_f32 %535, %529
	 v1: %540 = v_mad_f32 %515, %538, %521
	 v1: %542 = v_add_u32 0x2a, %139
	 v1: %543 = v_lshlrev_b32 0x4, %542
	 v1: %544 = buffer_load_dword %543, %26, 0x0 offen reorder
	 v1: %548 = v_add_u32 0x2a, %141
	 v1: %549 = v_lshlrev_b32 0x4, %548
	 v1: %550 = buffer_load_dword %549, %26, 0x0 offen reorder
	 v1: %553 = v_subrev_f32 %544, %550
	 v1: %555 = v_mad_f32 %137, %553, %544
	 v1: %556 = v_mul_f32 %555, %540
	 v1: %558 = v_mul_f32 0x3e22f983, %503
	 v1: %557 = v_sin_f32 %558
	 v1: %559 = v_cos_f32 %558
	 v1: %562 = v_mul_f32 0x3e22f983, %556
	 v1: %561 = v_sin_f32 %562
	 v1: %563 = v_cos_f32 %562
	 v1: %566 = v_mul_f32 %133, %431
	 v1: %567 = v_mad_f32 %128, %425, %566
	 v1: %569 = v_mad_f32 %134, %437, %567
	 v1: %571 = v_mul_f32 %134, %440
	 v1: %572 = v_mad_f32 %128, %428, %571
	 v1: %574 = v_mad_f32 %133, %434, %572
	 v1: %576 = v_mul_f32 %134, %443
	 v1: %577 = v_mad_f32 %133, %452, %576
	 v1: %578 = v_mul_f32 %569, %569
	 v1: %579 = v_mul_f32 %574, %574
	 v1: %580 = v_add_f32 %578, %579
	 s2: %581 = v_cmp_eq_f32 %580, %580
	 s2: %583 = v_cmp_neq_f32 %578, -%579
	 s2: %585,  s1: %586:scc = s_and_b64 %583, %581
	 v1: %587 = v_rsq_f32 %580
	 v1: %589 = v_mul_f32 -%574, %587
	 v1: %590 = v_mul_f32 %587, %569
	 v1: %591 = v_cndmask_b32 0x3f800000, %589, %585
	 v1: %593 = v_cndmask_b32 0x0, %590, %585
	 v1: %596 = v_mul_f32 %569, %593
	 v1: %597 = v_mul_f32 -%577, %591
	 v1: %599 = v_mul_f32 %593, %577
	 v1: %601 = v_mad_f32 %591, %574, -%596
	 v1: %602 = v_cndmask_b32 %591, 0x3f800000, %426
	 v1: %605 = v_cndmask_b32 %593, 0x0, %426
	 v1: %608 = v_cndmask_b32 %569, 0x0, %426
	 v1: %611 = v_cndmask_b32 %574, 0x3f800000, %426
	 v1: %614 = v_cndmask_b32 %577, 0x0, %426
	 v1: %617 = v_cndmask_b32 %599, 0x0, %426
	 v1: %620 = v_cndmask_b32 %597, 0x0, %426
	 v1: %623 = v_cndmask_b32 %601, 0x3f800000, %426
	 v1: %626 = v_mul_f32 %561, %617
	 v1: %627 = v_mul_f32 %561, %620
	 v1: %628 = v_mul_f32 %561, %623
	 v1: %630 = v_mad_f32 %602, %563, %626
	 v1: %632 = v_mad_f32 %605, %563, %627
	 v1: %633 = v_mul_f32 %557, %630
	 v1: %634 = v_mul_f32 %557, %632
	 v1: %635 = v_mul_f32 %557, %628
	 v1: %637 = v_mad_f32 %608, %559, %633
	 v1: %639 = v_mad_f32 %611, %559, %634
	 v1: %641 = v_mad_f32 %614, %559, %635
	 s2: %642 = v_cmp_gt_f32 0x0, %332
	 v1: %643 = v_xor_b32 0x80000000, %637
	 v1: %644 = v_xor_b32 0x80000000, %639
	 v1: %645 = v_xor_b32 0x80000000, %641
	 v1: %646 = v_xor_b32 0x80000000, %332
	 v1: %647 = v_cndmask_b32 %637, %643, %642
	 v1: %648 = v_cndmask_b32 %639, %644, %642
	 v1: %649 = v_cndmask_b32 %641, %645, %642
	 v1: %650 = v_cndmask_b32 %332, %646, %642
	 s2: %651 = v_cmp_lt_f32 0x0, %649
	 v1: %652 = v_xor_b32 0x80000000, %650
	 v1: %653 = v_cndmask_b32 %652, %650, %651
	 v1: %654 = v_mul_f32 %332, %637
	 v1: %655 = v_mul_f32 %332, %639
	 v1: %656 = v_mul_f32 %332, %641
	 v1: %657 = v_mul_f32 0x461c4000, %255
	 v1: %658 = v_fract_f32 %657
	 v1: %660 = v_mov_b32 %65
	 v1: %661 = v_sub_f32 %76, %660
	 v1: %663 = v_mad_f32 %658, %661, %65
	 v1: %665 = v_mad_f32 %93, %663, %654
	 v1: %667 = v_mad_f32 %106, %663, %655
	 v1: %669 = v_mad_f32 %107, %663, %656
	 v1: %670 = v_cndmask_b32 %665, %654, %426
	 v1: %672 = v_cndmask_b32 %667, %655, %426
	 v1: %674 = v_cndmask_b32 %669, %656, %426
	 s1: %676:scc = s_cmp_lg_i32 %384, 0x0
	 s2: %678 = s_cselect_b64 0xffffffff, 0x0, %676:scc
	 v1: %677 = v_cndmask_b32 %670, %647, %678
	 v1: %679 = v_cndmask_b32 %672, %648, %678
	 v1: %681 = v_cndmask_b32 %674, %653, %678
	 s1: %684 = s_buffer_load_dword %336, 0x15c reorder
	 v1: %687 = v_mul_f32 %684, %446
	 v1: %688 = v_mul_f32 %684, %448
	 v1: %689 = v_mul_f32 %684, %450
	 v1: %690 = v_add_f32 %687, %90
	 v1: %691 = v_add_f32 %688, %91
	 v1: %692 = v_add_f32 %689, %92
	 v1: %693 = v_cndmask_b32 %690, %687, %426
	 v1: %695 = v_cndmask_b32 %691, %688, %426
	 v1: %697 = v_cndmask_b32 %692, %689, %426
	 s4: %703 = s_buffer_load_dwordx4 %26, 0x60 reorder
	 s1: %704,  s1: %705,  s1: %706,  s1: %707 = p_split_vector %703
	 v1: %712 = v_mul_f32 %705, %695
	 v1: %713 = v_mad_f32 %704, %693, %712
	 v1: %715 = v_mad_f32 %706, %697, %713
	 v1: %717 = v_mul_f32 %523, %695
	 v1: %718 = v_mad_f32 %522, %693, %717
	 v1: %720 = v_mad_f32 %534, %697, %718
	 v1: %722 = v_mul_f32 %537, %695
	 v1: %723 = v_mad_f32 %536, %693, %722
	 v1: %725 = v_mad_f32 %472, %697, %723
	 v1: %726 = v_add_f32 %78, %715
	 v1: %727 = v_add_f32 %79, %720
	 s1: %728 = s_buffer_load_dword %26, 0x1c reorder
	 v1: %731 = v_add_f32 %728, %725
	 v1: %732 = v_mul_lo_u32 %367, %474
	 v1: %733 = v_add_u32 %474, %732
	p_logical_end
	p_branch BB2
BB2
/* logical preds: BB1, BB10, / linear preds: BB1, BB10, / kind: loop-header, branch, */
	 s2: %751 = p_linear_phi %748, %751
	 s2: %752:exec = p_linear_phi %748, %761
	 v1: %734 = p_phi %732, %735
	p_logical_start
	 s2: %736 = v_cmp_ge_u32 %734, %733
	p_logical_end
	 s2: %755,  s1: %754:scc,  s2: %753:exec = s_and_saveexec_b64 %736, %752:exec
	p_cbranch_z %753:exec BB6, BB3
BB3
/* logical preds: BB2, / linear preds: BB2, / kind: break, */
	p_logical_start
	p_logical_end
	 s2: %757,  s1: %756:scc = s_andn2_b64 %755, %753:exec
	p_cbranch_nz %756:scc BB5, BB4
BB4
/* logical preds: / linear preds: BB3, / kind: uniform, */
	p_branch BB11
BB5
/* logical preds: / linear preds: BB3, / kind: uniform, */
	p_logical_start
	p_logical_end
	p_branch BB7
BB6
/* logical preds: / linear preds: BB2, / kind: uniform, */
	p_branch BB7
BB7
/* logical preds: / linear preds: BB5, BB6, / kind: invert, */
	 s2: %758 = p_linear_phi %757, %755
	 s2: %760:exec,  s1: %759:scc = s_andn2_b64 %758, %753:exec
	p_cbranch_z %760:exec BB9, BB8
BB8
/* logical preds: BB2, / linear preds: BB7, / kind: uniform, */
	p_logical_start
	p_logical_end
	p_branch BB10
BB9
/* logical preds: / linear preds: BB7, / kind: uniform, */
	p_branch BB10
BB10
/* logical preds: BB8, / linear preds: BB8, BB9, / kind: uniform, continue, merge, */
	 s2: %761:exec = p_parallelcopy %758
	p_logical_start
	 s1: %738,  s1: %737:scc = s_add_i32 0x50, %2
	 v1: %740 = v_mul_lo_u32 %734, 0x18
	 v4: %741 = p_create_vector %726, %727, %731, %677
	 s2: %742 = p_create_vector %738, 0xffff8000
	 s4: %743 = s_load_dwordx4 %742, 0x0 reorder
	buffer_store_dwordx4 %740, %743, 0x0, %741 offen disable_wqm buffer
	 v2: %745 = p_create_vector %679, %681
	buffer_store_dwordx2 %740, %743, 0x0, %745 offset:16 offen disable_wqm buffer
	 v1: %735 = v_add_u32 0x1, %734
	p_logical_end
	p_branch BB2
BB11
/* logical preds: BB3, / linear preds: BB4, / kind: uniform, loop-exit, */
	 s2: %762:exec = p_parallelcopy %751
	p_logical_start
	p_logical_end
	p_branch BB13
BB12
/* logical preds: / linear preds: BB0, / kind: uniform, */
	p_branch BB13
BB13
/* logical preds: / linear preds: BB11, BB12, / kind: invert, */
	 s2: %763:exec = p_linear_phi %762, %748
	 s2: %765:exec,  s1: %764:scc = s_andn2_b64 %750, %763:exec
	p_cbranch_z %765:exec BB15, BB14
BB14
/* logical preds: BB0, / linear preds: BB13, / kind: uniform, */
	p_logical_start
	p_logical_end
	p_branch BB16
BB15
/* logical preds: / linear preds: BB13, / kind: uniform, */
	p_branch BB16
BB16
/* logical preds: BB11, BB14, / linear preds: BB14, BB15, / kind: uniform, top-level, merge, */
	 s2: %766:exec = p_parallelcopy %750
	p_logical_start
	p_logical_end
	s_endpgm

These temporaries are never defined or are defined after use:
%465
%514
[20:34:57.672] [error] Star Citizen process exited abnormally (code: 2147483905) : Command failed: C:\Program Files\Roberts Space Industries\StarCitizen\LIVE\Bin64\StarCitizen.exe