Not a member of Pastebin yet?
Sign Up,
it unlocks many cool features!
- module test ();
- reg a, b;
- wire result;
- adder adder_u1 (
- /* adder - имя модуля из проекта или библиотеки кактуса */
- /* adder_u1 - уникальное имя экземпляра модуля, чтобы можно было отличить один экземпляр от другого */
- .sum_a (a),
- /* sum_a - имя вывода модуля adder */
- /* a - название сигнала блока test, к которому цепляем вывод блока adder */
- .sum_b (b),
- .sum_res (result)
- );
- endmodule
- module adder (
- input wire sum_a,
- input wire sum_b,
- output reg sum_res
- );
- /* логика сумматора */
- endmodule
Advertisement
Add Comment
Please, Sign In to add comment