recv-test

        idnt    "./recv-test.c"
        opt     0
        opt     NQLPSMRBT
        section "CODE",code
        public  _clockport_read
        cnop    0,4
_clockport_read
        subq.w  #8,a7
        movem.l l3,-(a7)
        moveq   #0,d0
        move.b  (15+l5,a7),d0
        lsl.l   #2,d0
        move.b  d0,(0+l5,a7)
        moveq   #0,d0
        move.b  (0+l5,a7),d0
        move.l  d0,a0
        move.l  #14155777,d0
        add.l   a0,d0
        move.l  d0,(2+l5,a7)
        move.l  (2+l5,a7),a0
        move.b  (a0),(6+l5,a7)
        moveq   #0,d0
        move.b  (6+l5,a7),d0
        move.l  d0,-(a7)
        move.l  (6+l5,a7),-(a7)
        pea     l2
        jsr     _printf
        move.b  (18+l5,a7),d0
        add.w   #12,a7
l1
l3      reg
l5      equ     0
        addq.w  #8,a7
        rts
        cnop    0,4
l2
        dc.b    68
        dc.b    69
        dc.b    66
        dc.b    85
        dc.b    71
        dc.b    58
        dc.b    32
        dc.b    114
        dc.b    101
        dc.b    97
        dc.b    100
        dc.b    32
        dc.b    97
        dc.b    116
        dc.b    32
        dc.b    37
        dc.b    112
        dc.b    32
        dc.b    103
        dc.b    111
        dc.b    116
        dc.b    32
        dc.b    37
        dc.b    120
        dc.b    32
        dc.b    37
        dc.b    120
        dc.b    10
        dc.b    0
        opt     0
        opt     NQLPSMRBT
        public  _main
        cnop    0,4
_main
        movem.l l10,-(a7)
        bra     l8
l7
        move.l  #2,-(a7)
        jsr     _clockport_read
        addq.w  #4,a7
l8
        move.l  #1,-(a7)
        jsr     _clockport_read
        and.l   #255,d0
        and.l   #4,d0
        addq.w  #4,a7
        beq     l7
l9
        moveq   #0,d0
l6
l10     reg
l12     equ     0
        rts
        public  _printf