API tools faq
paste
Advertisement
Squonk42

OpenWrt Add RT3550 WLAN Support

Squonk42
Dec 21st, 2012
595
0
Never
Add comment
Not a member of Pastebin yet? Sign Up, it unlocks many cool features!
Diff 15.83 KB | None | 0 0
raw download clone embed print report
  1. Index: package/mac80211/patches/630-rt2x00-support-rt5350.patch
  2. ===================================================================
  3. --- package/mac80211/patches/630-rt2x00-support-rt5350.patch    (revision 0)
  4. +++ package/mac80211/patches/630-rt2x00-support-rt5350.patch    (revision 0)
  5. @@ -0,0 +1,403 @@
  6. +--- a/drivers/net/wireless/rt2x00/rt2800.h
  7. ++++ b/drivers/net/wireless/rt2x00/rt2800.h
  8. +@@ -69,6 +69,7 @@
  9. + #define RF3322                0x000c
  10. + #define RF3053                0x000d
  11. + #define RF3290                0x3290
  12. ++#define RF5350                0x5350
  13. + #define RF5360                0x5360
  14. + #define RF5370                0x5370
  15. + #define RF5372                0x5372
  16. +--- a/drivers/net/wireless/rt2x00/rt2800lib.c
  17. ++++ b/drivers/net/wireless/rt2x00/rt2800lib.c
  18. +@@ -2138,6 +2138,15 @@ static void rt2800_config_channel_rf53xx
  19. +   if (rf->channel <= 14) {
  20. +       int idx = rf->channel-1;
  21. +
  22. ++      if (rt2x00_rt(rt2x00dev, RT5350)) {
  23. ++          static const char r59_non_bt[] = {0x0b, 0x0b,
  24. ++              0x0b, 0x0b, 0x0b, 0x0b, 0x0b, 0x0a,
  25. ++              0x0a, 0x09, 0x08, 0x07, 0x07, 0x06};
  26. ++
  27. ++          rt2800_rfcsr_write(rt2x00dev, 59,
  28. ++                     r59_non_bt[idx]);
  29. ++      }
  30. ++
  31. +       if (test_bit(CAPABILITY_BT_COEXIST, &rt2x00dev->cap_flags)) {
  32. +           if (rt2x00_rt_rev_gte(rt2x00dev, RT5390, REV_RT5390F)) {
  33. +               /* r55/r59 value array of channel 1~14 */
  34. +@@ -2219,6 +2228,7 @@ static void rt2800_config_channel(struct
  35. +   case RF3322:
  36. +       rt2800_config_channel_rf3322(rt2x00dev, conf, rf, info);
  37. +       break;
  38. ++  case RF5350:
  39. +   case RF5360:
  40. +   case RF5370:
  41. +   case RF5372:
  42. +@@ -2232,6 +2242,7 @@ static void rt2800_config_channel(struct
  43. +
  44. +   if (rt2x00_rf(rt2x00dev, RF3290) ||
  45. +       rt2x00_rf(rt2x00dev, RF3322) ||
  46. ++      rt2x00_rf(rt2x00dev, RF5350) ||
  47. +       rt2x00_rf(rt2x00dev, RF5360) ||
  48. +       rt2x00_rf(rt2x00dev, RF5370) ||
  49. +       rt2x00_rf(rt2x00dev, RF5372) ||
  50. +@@ -2362,7 +2373,8 @@ static void rt2800_config_channel(struct
  51. +   /*
  52. +    * Clear update flag
  53. +    */
  54. +-  if (rt2x00_rt(rt2x00dev, RT3352)) {
  55. ++  if (rt2x00_rt(rt2x00dev, RT3352) ||
  56. ++      rt2x00_rt(rt2x00dev, RT5350)) {
  57. +       rt2800_bbp_read(rt2x00dev, 49, &bbp);
  58. +       rt2x00_set_field8(&bbp, BBP49_UPDATE_FLAG, 0);
  59. +       rt2800_bbp_write(rt2x00dev, 49, bbp);
  60. +@@ -2801,6 +2813,7 @@ void rt2800_vco_calibration(struct rt2x0
  61. +       rt2800_rfcsr_write(rt2x00dev, 7, rfcsr);
  62. +       break;
  63. +   case RF3290:
  64. ++  case RF5350:
  65. +   case RF5360:
  66. +   case RF5370:
  67. +   case RF5372:
  68. +@@ -3125,7 +3138,8 @@ static int rt2800_init_registers(struct
  69. +   } else if (rt2x00_rt(rt2x00dev, RT3572)) {
  70. +       rt2800_register_write(rt2x00dev, TX_SW_CFG0, 0x00000400);
  71. +       rt2800_register_write(rt2x00dev, TX_SW_CFG1, 0x00080606);
  72. +-  } else if (rt2x00_rt(rt2x00dev, RT5390) ||
  73. ++  } else if (rt2x00_rt(rt2x00dev, RT5350) ||
  74. ++         rt2x00_rt(rt2x00dev, RT5390) ||
  75. +          rt2x00_rt(rt2x00dev, RT5392)) {
  76. +       rt2800_register_write(rt2x00dev, TX_SW_CFG0, 0x00000404);
  77. +       rt2800_register_write(rt2x00dev, TX_SW_CFG1, 0x00080606);
  78. +@@ -3507,6 +3521,10 @@ static int rt2800_init_bbp(struct rt2x00
  79. +       rt2800_bbp_write(rt2x00dev, 4, 0x50);
  80. +   }
  81. +
  82. ++  if (rt2x00_rt(rt2x00dev, RT5350)) {
  83. ++      rt2800_bbp_write(rt2x00dev, 4, 0x50);
  84. ++  }
  85. ++
  86. +   if (rt2x00_rt(rt2x00dev, RT3290) ||
  87. +       rt2x00_rt(rt2x00dev, RT5390) ||
  88. +       rt2x00_rt(rt2x00dev, RT5392)) {
  89. +@@ -3519,11 +3537,13 @@ static int rt2800_init_bbp(struct rt2x00
  90. +       rt2x00_rt(rt2x00dev, RT3290) ||
  91. +       rt2x00_rt(rt2x00dev, RT3352) ||
  92. +       rt2x00_rt(rt2x00dev, RT3572) ||
  93. ++      rt2x00_rt(rt2x00dev, RT5350) ||
  94. +       rt2x00_rt(rt2x00dev, RT5390) ||
  95. +       rt2x00_rt(rt2x00dev, RT5392))
  96. +       rt2800_bbp_write(rt2x00dev, 31, 0x08);
  97. +
  98. +-  if (rt2x00_rt(rt2x00dev, RT3352))
  99. ++  if (rt2x00_rt(rt2x00dev, RT3352) ||
  100. ++      rt2x00_rt(rt2x00dev, RT5350))
  101. +       rt2800_bbp_write(rt2x00dev, 47, 0x48);
  102. +
  103. +   rt2800_bbp_write(rt2x00dev, 65, 0x2c);
  104. +@@ -3531,6 +3551,7 @@ static int rt2800_init_bbp(struct rt2x00
  105. +
  106. +   if (rt2x00_rt(rt2x00dev, RT3290) ||
  107. +       rt2x00_rt(rt2x00dev, RT3352) ||
  108. ++      rt2x00_rt(rt2x00dev, RT5350) ||
  109. +       rt2x00_rt(rt2x00dev, RT5390) ||
  110. +       rt2x00_rt(rt2x00dev, RT5392))
  111. +       rt2800_bbp_write(rt2x00dev, 68, 0x0b);
  112. +@@ -3540,6 +3561,7 @@ static int rt2800_init_bbp(struct rt2x00
  113. +       rt2800_bbp_write(rt2x00dev, 73, 0x12);
  114. +   } else if (rt2x00_rt(rt2x00dev, RT3290) ||
  115. +          rt2x00_rt(rt2x00dev, RT3352) ||
  116. ++         rt2x00_rt(rt2x00dev, RT5350) ||
  117. +          rt2x00_rt(rt2x00dev, RT5390) ||
  118. +          rt2x00_rt(rt2x00dev, RT5392)) {
  119. +       rt2800_bbp_write(rt2x00dev, 69, 0x12);
  120. +@@ -3576,7 +3598,8 @@ static int rt2800_init_bbp(struct rt2x00
  121. +       rt2800_bbp_write(rt2x00dev, 79, 0x18);
  122. +       rt2800_bbp_write(rt2x00dev, 80, 0x09);
  123. +       rt2800_bbp_write(rt2x00dev, 81, 0x33);
  124. +-  } else if (rt2x00_rt(rt2x00dev, RT3352)) {
  125. ++  } else if (rt2x00_rt(rt2x00dev, RT3352) ||
  126. ++      rt2x00_rt(rt2x00dev, RT5350)) {
  127. +       rt2800_bbp_write(rt2x00dev, 78, 0x0e);
  128. +       rt2800_bbp_write(rt2x00dev, 80, 0x08);
  129. +       rt2800_bbp_write(rt2x00dev, 81, 0x37);
  130. +@@ -3586,6 +3609,7 @@ static int rt2800_init_bbp(struct rt2x00
  131. +
  132. +   rt2800_bbp_write(rt2x00dev, 82, 0x62);
  133. +   if (rt2x00_rt(rt2x00dev, RT3290) ||
  134. ++      rt2x00_rt(rt2x00dev, RT5350) ||
  135. +       rt2x00_rt(rt2x00dev, RT5390) ||
  136. +       rt2x00_rt(rt2x00dev, RT5392))
  137. +       rt2800_bbp_write(rt2x00dev, 83, 0x7a);
  138. +@@ -3595,6 +3619,7 @@ static int rt2800_init_bbp(struct rt2x00
  139. +   if (rt2x00_rt_rev(rt2x00dev, RT2860, REV_RT2860D))
  140. +       rt2800_bbp_write(rt2x00dev, 84, 0x19);
  141. +   else if (rt2x00_rt(rt2x00dev, RT3290) ||
  142. ++       rt2x00_rt(rt2x00dev, RT5350) ||
  143. +        rt2x00_rt(rt2x00dev, RT5390) ||
  144. +        rt2x00_rt(rt2x00dev, RT5392))
  145. +       rt2800_bbp_write(rt2x00dev, 84, 0x9a);
  146. +@@ -3603,6 +3628,7 @@ static int rt2800_init_bbp(struct rt2x00
  147. +
  148. +   if (rt2x00_rt(rt2x00dev, RT3290) ||
  149. +       rt2x00_rt(rt2x00dev, RT3352) ||
  150. ++      rt2x00_rt(rt2x00dev, RT5350) ||
  151. +       rt2x00_rt(rt2x00dev, RT5390) ||
  152. +       rt2x00_rt(rt2x00dev, RT5392))
  153. +       rt2800_bbp_write(rt2x00dev, 86, 0x38);
  154. +@@ -3617,6 +3643,7 @@ static int rt2800_init_bbp(struct rt2x00
  155. +
  156. +   if (rt2x00_rt(rt2x00dev, RT3290) ||
  157. +       rt2x00_rt(rt2x00dev, RT3352) ||
  158. ++      rt2x00_rt(rt2x00dev, RT5350) ||
  159. +       rt2x00_rt(rt2x00dev, RT5390) ||
  160. +       rt2x00_rt(rt2x00dev, RT5392))
  161. +       rt2800_bbp_write(rt2x00dev, 92, 0x02);
  162. +@@ -3635,6 +3662,7 @@ static int rt2800_init_bbp(struct rt2x00
  163. +       rt2x00_rt(rt2x00dev, RT3290) ||
  164. +       rt2x00_rt(rt2x00dev, RT3352) ||
  165. +       rt2x00_rt(rt2x00dev, RT3572) ||
  166. ++      rt2x00_rt(rt2x00dev, RT5350) ||
  167. +       rt2x00_rt(rt2x00dev, RT5390) ||
  168. +       rt2x00_rt(rt2x00dev, RT5392) ||
  169. +       rt2800_is_305x_soc(rt2x00dev))
  170. +@@ -3644,6 +3672,7 @@ static int rt2800_init_bbp(struct rt2x00
  171. +
  172. +   if (rt2x00_rt(rt2x00dev, RT3290) ||
  173. +       rt2x00_rt(rt2x00dev, RT3352) ||
  174. ++      rt2x00_rt(rt2x00dev, RT5350) ||
  175. +       rt2x00_rt(rt2x00dev, RT5390) ||
  176. +       rt2x00_rt(rt2x00dev, RT5392))
  177. +       rt2800_bbp_write(rt2x00dev, 104, 0x92);
  178. +@@ -3654,13 +3683,15 @@ static int rt2800_init_bbp(struct rt2x00
  179. +       rt2800_bbp_write(rt2x00dev, 105, 0x1c);
  180. +   else if (rt2x00_rt(rt2x00dev, RT3352))
  181. +       rt2800_bbp_write(rt2x00dev, 105, 0x34);
  182. +-  else if (rt2x00_rt(rt2x00dev, RT5390) ||
  183. ++  else if (rt2x00_rt(rt2x00dev, RT5350) ||
  184. ++       rt2x00_rt(rt2x00dev, RT5390) ||
  185. +        rt2x00_rt(rt2x00dev, RT5392))
  186. +       rt2800_bbp_write(rt2x00dev, 105, 0x3c);
  187. +   else
  188. +       rt2800_bbp_write(rt2x00dev, 105, 0x05);
  189. +
  190. +   if (rt2x00_rt(rt2x00dev, RT3290) ||
  191. ++      rt2x00_rt(rt2x00dev, RT5350) ||
  192. +       rt2x00_rt(rt2x00dev, RT5390))
  193. +       rt2800_bbp_write(rt2x00dev, 106, 0x03);
  194. +   else if (rt2x00_rt(rt2x00dev, RT3352))
  195. +@@ -3670,10 +3701,12 @@ static int rt2800_init_bbp(struct rt2x00
  196. +   else
  197. +       rt2800_bbp_write(rt2x00dev, 106, 0x35);
  198. +
  199. +-  if (rt2x00_rt(rt2x00dev, RT3352))
  200. ++  if (rt2x00_rt(rt2x00dev, RT3352) ||
  201. ++      rt2x00_rt(rt2x00dev, RT5350))
  202. +       rt2800_bbp_write(rt2x00dev, 120, 0x50);
  203. +
  204. +   if (rt2x00_rt(rt2x00dev, RT3290) ||
  205. ++      rt2x00_rt(rt2x00dev, RT5350) ||
  206. +       rt2x00_rt(rt2x00dev, RT5390) ||
  207. +       rt2x00_rt(rt2x00dev, RT5392))
  208. +       rt2800_bbp_write(rt2x00dev, 128, 0x12);
  209. +@@ -3683,13 +3716,15 @@ static int rt2800_init_bbp(struct rt2x00
  210. +       rt2800_bbp_write(rt2x00dev, 135, 0xf6);
  211. +   }
  212. +
  213. +-  if (rt2x00_rt(rt2x00dev, RT3352))
  214. ++  if (rt2x00_rt(rt2x00dev, RT3352) ||
  215. ++      rt2x00_rt(rt2x00dev, RT5350))
  216. +       rt2800_bbp_write(rt2x00dev, 137, 0x0f);
  217. +
  218. +   if (rt2x00_rt(rt2x00dev, RT3071) ||
  219. +       rt2x00_rt(rt2x00dev, RT3090) ||
  220. +       rt2x00_rt(rt2x00dev, RT3390) ||
  221. +       rt2x00_rt(rt2x00dev, RT3572) ||
  222. ++      rt2x00_rt(rt2x00dev, RT5350) ||
  223. +       rt2x00_rt(rt2x00dev, RT5390) ||
  224. +       rt2x00_rt(rt2x00dev, RT5392)) {
  225. +       rt2800_bbp_read(rt2x00dev, 138, &value);
  226. +@@ -3726,7 +3761,8 @@ static int rt2800_init_bbp(struct rt2x00
  227. +       rt2800_bbp_write(rt2x00dev, 3, value);
  228. +   }
  229. +
  230. +-  if (rt2x00_rt(rt2x00dev, RT3352)) {
  231. ++  if (rt2x00_rt(rt2x00dev, RT3352) ||
  232. ++      rt2x00_rt(rt2x00dev, RT5350)) {
  233. +       rt2800_bbp_write(rt2x00dev, 163, 0xbd);
  234. +       /* Set ITxBF timeout to 0x9c40=1000msec */
  235. +       rt2800_bbp_write(rt2x00dev, 179, 0x02);
  236. +@@ -3748,6 +3784,14 @@ static int rt2800_init_bbp(struct rt2x00
  237. +       rt2800_bbp_write(rt2x00dev, 148, 0xc8);
  238. +   }
  239. +
  240. ++  if (rt2x00_rt(rt2x00dev, RT5350)) {
  241. ++      rt2800_bbp_write(rt2x00dev, 150, 0x40); /* Antenna Software OFDM */
  242. ++      rt2800_bbp_write(rt2x00dev, 151, 0x30); /* Antenna Software CCK */
  243. ++      rt2800_bbp_write(rt2x00dev, 152, 0xa3);
  244. ++      rt2800_bbp_write(rt2x00dev, 154, 0); /* Clear previously selected antenna */
  245. ++  }
  246. ++
  247. ++
  248. +   if (rt2x00_rt(rt2x00dev, RT5390) ||
  249. +       rt2x00_rt(rt2x00dev, RT5392)) {
  250. +       int ant, div_mode;
  251. +@@ -3884,6 +3928,7 @@ static int rt2800_init_rfcsr(struct rt2x
  252. +       !rt2x00_rt(rt2x00dev, RT3352) &&
  253. +       !rt2x00_rt(rt2x00dev, RT3390) &&
  254. +       !rt2x00_rt(rt2x00dev, RT3572) &&
  255. ++      !rt2x00_rt(rt2x00dev, RT5350) &&
  256. +       !rt2x00_rt(rt2x00dev, RT5390) &&
  257. +       !rt2x00_rt(rt2x00dev, RT5392) &&
  258. +       !rt2800_is_305x_soc(rt2x00dev))
  259. +@@ -3894,6 +3939,7 @@ static int rt2800_init_rfcsr(struct rt2x
  260. +    */
  261. +   if (rt2x00_rt(rt2x00dev, RT3290) ||
  262. +       rt2x00_rt(rt2x00dev, RT3352) ||
  263. ++      rt2x00_rt(rt2x00dev, RT5350) ||
  264. +       rt2x00_rt(rt2x00dev, RT5390) ||
  265. +       rt2x00_rt(rt2x00dev, RT5392)) {
  266. +       rt2800_rfcsr_read(rt2x00dev, 2, &rfcsr);
  267. +@@ -4167,6 +4213,75 @@ static int rt2800_init_rfcsr(struct rt2x
  268. +       rt2800_rfcsr_write(rt2x00dev, 61, 0x00);
  269. +       rt2800_rfcsr_write(rt2x00dev, 62, 0x00);
  270. +       rt2800_rfcsr_write(rt2x00dev, 63, 0x00);
  271. ++  } else if (rt2x00_rt(rt2x00dev, RT5350)) {
  272. ++              struct rt2x00_platform_data *pdata = rt2x00dev->dev->platform_data;
  273. ++
  274. ++          rt2800_rfcsr_write(rt2x00dev, 0, 0xf0);
  275. ++          rt2800_rfcsr_write(rt2x00dev, 1, 0x23);
  276. ++          rt2800_rfcsr_write(rt2x00dev, 2, 0x50);
  277. ++          rt2800_rfcsr_write(rt2x00dev, 3, 0x08);
  278. ++          rt2800_rfcsr_write(rt2x00dev, 4, 0x49);
  279. ++          rt2800_rfcsr_write(rt2x00dev, 5, 0x10);
  280. ++          rt2800_rfcsr_write(rt2x00dev, 6, 0xe0);
  281. ++          rt2800_rfcsr_write(rt2x00dev, 7, 0x00);
  282. ++          rt2800_rfcsr_write(rt2x00dev, 8, 0xf1);
  283. ++          rt2800_rfcsr_write(rt2x00dev, 9, 0x02);
  284. ++          rt2800_rfcsr_write(rt2x00dev, 10, 0x53);
  285. ++          rt2800_rfcsr_write(rt2x00dev, 11, 0x4a);
  286. ++          rt2800_rfcsr_write(rt2x00dev, 12, 0x46);
  287. ++          if(pdata && pdata->clk_is_20mhz)
  288. ++              rt2800_rfcsr_write(rt2x00dev, 13, 0x1f);/*if clk_is_20mhz - 0x1f else 0x9f*/
  289. ++          else
  290. ++              rt2800_rfcsr_write(rt2x00dev, 13, 0x9f);
  291. ++          rt2800_rfcsr_write(rt2x00dev, 14, 0x00);
  292. ++          rt2800_rfcsr_write(rt2x00dev, 15, 0x00);
  293. ++          rt2800_rfcsr_write(rt2x00dev, 16, 0xc0);
  294. ++          rt2800_rfcsr_write(rt2x00dev, 18, 0x03);
  295. ++          rt2800_rfcsr_write(rt2x00dev, 19, 0x00);
  296. ++          rt2800_rfcsr_write(rt2x00dev, 20, 0x00);
  297. ++          rt2800_rfcsr_write(rt2x00dev, 21, 0x00);
  298. ++          rt2800_rfcsr_write(rt2x00dev, 22, 0x20);
  299. ++          rt2800_rfcsr_write(rt2x00dev, 23, 0x00);
  300. ++          rt2800_rfcsr_write(rt2x00dev, 24, 0x00);
  301. ++          rt2800_rfcsr_write(rt2x00dev, 25, 0x80);
  302. ++          rt2800_rfcsr_write(rt2x00dev, 26, 0x00);
  303. ++          rt2800_rfcsr_write(rt2x00dev, 27, 0x03);
  304. ++          rt2800_rfcsr_write(rt2x00dev, 28, 0x00);
  305. ++          rt2800_rfcsr_write(rt2x00dev, 29, 0xd0);
  306. ++          rt2800_rfcsr_write(rt2x00dev, 30, 0x10);
  307. ++          rt2800_rfcsr_write(rt2x00dev, 31, 0x80);
  308. ++          rt2800_rfcsr_write(rt2x00dev, 32, 0x80);
  309. ++          rt2800_rfcsr_write(rt2x00dev, 33, 0x00);
  310. ++          rt2800_rfcsr_write(rt2x00dev, 34, 0x07);
  311. ++          rt2800_rfcsr_write(rt2x00dev, 35, 0x12);
  312. ++          rt2800_rfcsr_write(rt2x00dev, 36, 0x00);
  313. ++          rt2800_rfcsr_write(rt2x00dev, 37, 0x08);
  314. ++          rt2800_rfcsr_write(rt2x00dev, 38, 0x85);
  315. ++          rt2800_rfcsr_write(rt2x00dev, 39, 0x1b);
  316. ++          rt2800_rfcsr_write(rt2x00dev, 40, 0x0b);
  317. ++          rt2800_rfcsr_write(rt2x00dev, 41, 0xbb);
  318. ++          rt2800_rfcsr_write(rt2x00dev, 42, 0xd5);
  319. ++          rt2800_rfcsr_write(rt2x00dev, 43, 0x9b);
  320. ++          rt2800_rfcsr_write(rt2x00dev, 44, 0x0c);
  321. ++          rt2800_rfcsr_write(rt2x00dev, 45, 0xa6);
  322. ++          rt2800_rfcsr_write(rt2x00dev, 46, 0x73);
  323. ++          rt2800_rfcsr_write(rt2x00dev, 47, 0x00);
  324. ++          rt2800_rfcsr_write(rt2x00dev, 48, 0x10);
  325. ++          rt2800_rfcsr_write(rt2x00dev, 49, 0x80);
  326. ++          rt2800_rfcsr_write(rt2x00dev, 50, 0x00);
  327. ++          rt2800_rfcsr_write(rt2x00dev, 51, 0x00);
  328. ++          rt2800_rfcsr_write(rt2x00dev, 52, 0x38);
  329. ++          rt2800_rfcsr_write(rt2x00dev, 53, 0x00);
  330. ++          rt2800_rfcsr_write(rt2x00dev, 54, 0x38);
  331. ++          rt2800_rfcsr_write(rt2x00dev, 55, 0x43);
  332. ++          rt2800_rfcsr_write(rt2x00dev, 56, 0x82);
  333. ++          rt2800_rfcsr_write(rt2x00dev, 57, 0x00);
  334. ++          rt2800_rfcsr_write(rt2x00dev, 58, 0x39);
  335. ++          rt2800_rfcsr_write(rt2x00dev, 59, 0x0b);
  336. ++          rt2800_rfcsr_write(rt2x00dev, 60, 0x45);
  337. ++          rt2800_rfcsr_write(rt2x00dev, 61, 0xd1);
  338. ++          rt2800_rfcsr_write(rt2x00dev, 62, 0x00);
  339. ++          rt2800_rfcsr_write(rt2x00dev, 63, 0x00);
  340. +   } else if (rt2x00_rt(rt2x00dev, RT5390)) {
  341. +       rt2800_rfcsr_write(rt2x00dev, 1, 0x0f);
  342. +       rt2800_rfcsr_write(rt2x00dev, 2, 0x80);
  343. +@@ -4693,6 +4808,12 @@ static int rt2800_validate_eeprom(struct
  344. +       if (rt2x00_get_field16(word, EEPROM_NIC_CONF0_RXPATH) > 2)
  345. +           rt2x00_set_field16(&word, EEPROM_NIC_CONF0_RXPATH, 2);
  346. +       rt2x00_eeprom_write(rt2x00dev, EEPROM_NIC_CONF0, word);
  347. ++  } else if(rt2x00_rt(rt2x00dev, RT5350)) {
  348. ++      rt2x00_set_field16(&word, EEPROM_NIC_CONF0_RXPATH, 1);
  349. ++      rt2x00_set_field16(&word, EEPROM_NIC_CONF0_TXPATH, 1);
  350. ++      rt2x00_set_field16(&word, EEPROM_NIC_CONF0_RF_TYPE, RF3320);
  351. ++      rt2x00_eeprom_write(rt2x00dev, EEPROM_NIC_CONF0, word);
  352. ++      EEPROM(rt2x00dev, "rt5350: Ant: 0x%04x\n", word);
  353. +   }
  354. +
  355. +   rt2x00_eeprom_read(rt2x00dev, EEPROM_NIC_CONF1, &word);
  356. +@@ -4817,6 +4938,8 @@ static int rt2800_init_eeprom(struct rt2
  357. +       rt2x00_get_field32(reg, MAC_CSR0_CHIPSET) == RT5390 ||
  358. +       rt2x00_get_field32(reg, MAC_CSR0_CHIPSET) == RT5392)
  359. +       rt2x00_eeprom_read(rt2x00dev, EEPROM_CHIP_ID, &value);
  360. ++  else if(rt2x00_get_field32(reg, MAC_CSR0_CHIPSET) == RT5350)
  361. ++      value = RF5350;
  362. +   else
  363. +       value = rt2x00_get_field16(eeprom, EEPROM_NIC_CONF0_RF_TYPE);
  364. +
  365. +@@ -4834,6 +4957,7 @@ static int rt2800_init_eeprom(struct rt2
  366. +   case RT3352:
  367. +   case RT3390:
  368. +   case RT3572:
  369. ++  case RT5350:
  370. +   case RT5390:
  371. +   case RT5392:
  372. +       break;
  373. +@@ -4855,6 +4979,7 @@ static int rt2800_init_eeprom(struct rt2
  374. +   case RF3290:
  375. +   case RF3320:
  376. +   case RF3322:
  377. ++  case RF5350:
  378. +   case RF5360:
  379. +   case RF5370:
  380. +   case RF5372:
  381. +@@ -5218,7 +5343,8 @@ static int rt2800_probe_hw_mode(struct r
  382. +          rt2x00_rf(rt2x00dev, RF5392)) {
  383. +       spec->num_channels = 14;
  384. +       spec->channels = rf_vals_3x;
  385. +-  } else if (rt2x00_rf(rt2x00dev, RF3322)) {
  386. ++  } else if (rt2x00_rf(rt2x00dev, RF3322) ||
  387. ++         rt2x00_rf(rt2x00dev, RF5350)) {
  388. +       spec->num_channels = 14;
  389. +       if (spec->clk_is_20mhz)
  390. +           spec->channels = rf_vals_xtal20mhz_3x;
  391. +@@ -5307,6 +5433,7 @@ static int rt2800_probe_hw_mode(struct r
  392. +   case RF3290:
  393. +   case RF5360:
  394. +   case RF5370:
  395. ++  case RF5350:
  396. +   case RF5372:
  397. +   case RF5390:
  398. +   case RF5392:
  399. +--- a/drivers/net/wireless/rt2x00/rt2x00.h
  400. ++++ b/drivers/net/wireless/rt2x00/rt2x00.h
  401. +@@ -194,6 +194,7 @@ struct rt2x00_chip {
  402. + #define RT3572        0x3572
  403. + #define RT3593        0x3593
  404. + #define RT3883        0x3883  /* WSOC */
  405. ++#define RT5350        0x5350  /* WSOC 2.4GHz */
  406. + #define RT5390        0x5390  /* 2.4GHz */
  407. + #define RT5392        0x5392  /* 2.4GHz */
  408. +
Advertisement
Add Comment
Please, Sign In to add comment
Advertisement
Public Pastes
Advertisement
We use cookies for various purposes including analytics. By continuing to use Pastebin, you agree to our use of cookies as described in the Cookies Policy.  OK, I Understand
Not a member of Pastebin yet?
Sign Up, it unlocks many cool features!