jgm

O módulo “base” do sistema do countdown timer é o ficheiro “Initiator.vhd”, pois é apartir do mesmo que se faz a selecção de tudo o que se que quer executar, quer seja fazer o start, stop, reset ou incrementar valores, tudo isto através das KEY’s.
	Outro módulo criado para o correto e lógico funcionamento do sistema foi o “Selector.vhd”, pois é o mesmo que nos permite seleccionar qual o valor que queremos incrementar(segundos, minutos ou horas), para o incremento destas casas de valores usamos os módulos “CounterUp5.vhd” e “CounterUp9.vhd”a razão pela qual houve a necessidade de criar um módulo que incrementa até nove e outro até cinco foi porque  é muito mais prático ter um módulo (“CounterUp9.vhd”)para as unidades dos segundos, minutos e horas e outro módulo(“CounterUp5.vhd) para as dezenas dos mesmos do que ter um contador até 59 uma vez que para o incrementar até ao valor máximo seriam precisos 59 cliques na KEY destinada ao incremento.
	Para a visulaização desses valores incrementados foi criado o módulo “Bin7SegDecoder.vhd” o mesmo módulo vai ser usado para ver os valores a decrescer no display, quando ativada a função para o efeito no módulo Initiator.
	Foi usado também um módulo “FreqDivStatic.vhd” para dividir a frequencia do clock de modo que o tempo ao decrescer 1segundo no sistema da FPGA seja o mais semelhante a 1segundo na realidade.
	O módulo “ClkDividerN.vhd” tem basicamente a mesma função que o módulo “FreqDivStatic.vhd”, porém este permite fazer reset á totalidade da máquina.
	Estes módulos criados para “controle do tempo” são usados para que os módulos “RCounter5To0” e “Rcounter9To0” decresçam com a frequencia correcta simulando corretamente um temporizador na realidade.
Uma vez que são utilizadas KEY’s no nosso projecto houve a necessidade de criar um módulo “DebounceUnit.vhd” para que o toque numa KEY seja interpretado como apenas um toque.
	Por fim o feedback sonoro é possivel graças á implementação do módulo “AudioDemo.vhd” e a criação de um sinal (s_enableForSound)que fica com o valor 1 quando o sinal finalF fica com esse mesmo valor, o finalF apenas fica com o valor 1 quando todos os DataOut estam a ‘0’ o que quer dizer que a contagem decrecente terminou e é nessa altura que há a necessidade de haver um feedback sonoro, daí a interligação entre estes dois sinais.
(imagem da arquitecturacom audio demo)