Advertisement
Guest User

Untitled

a guest
Nov 15th, 2018
118
0
Never
Not a member of Pastebin yet? Sign Up, it unlocks many cool features!
  1. #include<REG51F380.h>
  2.  
  3. LED     EQU  P2.7
  4.  
  5.    
  6. QTUM    DATA 30H
  7.  
  8. BYTE0   DATA 31H
  9. BYTE1   DATA 32H
  10. BYTE2   DATA 33H
  11. BYTE3   DATA 34H
  12.  
  13. CSEG AT 0H
  14.     JMP INIT
  15.    
  16. CSEG AT 50H
  17.    
  18. INIT:
  19.     INIT_PCA:   MOV   XBR1, #40h
  20.                 MOV   PCA0MD, #0   
  21.     INIT_MEM:   MOV   SP, #5FH
  22.                 MOV   CLKSEL, #3
  23.                 MOV   BYTE0, #255
  24.                 MOV   BYTE1, #255
  25.                 MOV   BYTE2, #255
  26.                 MOV   BYTE3, #1
  27.                
  28. MAIN:   ACALL DELAY3
  29.         CPL   LED
  30.         JMP   MAIN
  31.            
  32.  
  33. DELAY3:     MOV   A, BYTE3      ; 2
  34.             CPL   A             ; 1
  35.             INC   A             ; 1
  36.     CYCLE3: PUSH  ACC           ; 2
  37.             ACALL DELAY2        ; 4
  38.             POP   ACC           ; 2
  39.             ADDC  A, #1         ; 2
  40.             JNC   CYCLE3        ; 2/3
  41.             CLR   C             ; 1
  42.             RET                 ; 6
  43.  
  44. DELAY2:     MOV   A, BYTE2      ; 2
  45.             CPL   A             ; 1
  46.             INC   A             ; 1
  47.     CYCLE2: PUSH  ACC           ; 2
  48.             ACALL DELAY1        ; 4
  49.             POP   ACC           ; 2
  50.             ADDC  A, #1         ; 2
  51.             JNC   CYCLE2        ; 2/3
  52.             CLR   C             ; 1
  53.             RET                 ; 6
  54.  
  55. DELAY1:     MOV   A, BYTE1      ; 2
  56.             CPL   A             ; 1
  57.             INC   A             ; 1
  58.     CYCLE1: PUSH  ACC           ; 2
  59.             ACALL DELAY0        ; 4
  60.             POP   ACC           ; 2
  61.             ADDC  A, #1         ; 2
  62.             JNC   CYCLE1        ; 2/3
  63.             CLR   C             ; 1
  64.             RET                 ; 6
  65.  
  66. DELAY0:     MOV   A, BYTE0      ; 2
  67.             CPL   A             ; 1
  68.             INC   A             ; 1
  69.     CYCLE0: ADDC  A, #1         ; 2
  70.             JNC   CYCLE0        ; 2/3
  71.             CLR   C             ; 1
  72.             RET                 ; 6
  73.  
  74.  
  75. END
Advertisement
Add Comment
Please, Sign In to add comment
Advertisement