MIPS архитектури

	- Microprocessor without Interlocked Pipeline Stages
	- RISC архитектура
	1) Програмен модел
	- модел на паметта
	Масив от 32 байта. Всеки байт има 32 битов адрес. Адресите са от 0х00000000 до 0хFFFFFFFF.
	Само долната част е за потребителски програми. Потребителската част е и
	изградена от Тext segment, Data segment, Stack segment.

	-регистри и АЛУ
	АЛУ - извършва аритметични и логически операции с цели числа. Цяло число на входа на АЛУ се
	нарича операнд. Единият операнд винаги е в регистър. Вторият операнд е или в регистър или
	е част от машинната инструкция. АЛУ операциите никога не достъпват директно паметта.
	Машинните инструкции, използващи АЛУ указват 4 неща:
		- операцията за извършване
		- първият операнд
		- вторият операнд
		- регистърът, получаващ резултата.

	Има 32 32-битови GPR регистъра. Регистър $0 е винаги занулен.

	-Машинен цикъл на модела
	 1- Fetch the next instruction
	 2- Increment the program counter
	 3- Execute instruction

	МИПС машинните инструкции винаги са 32 бита дълги. Изпълняват се една след друга.
	Четворки от битове определят операцията, операндите и дестинацията на резултата.
	Основните операции са аритметични, логически, достъп до паметта.

	2) Видове инструкции
	-Три типа: R, I, J.
		-R - opcode(6 bits) rs(5 bits) rt(5 bits) rd(5 bits) shamt(5 bits) funct(6 bits)
		-I - opcode(6 bits) rs(5 bits) rt(5 bits) immediate(16 bits)
		-J - opcode(6 bits) address(26 bits)

	-Примери:
		Тип R:
			add $d, $s, $t
			sub $d, $s, $t
		Тип Ι:
			addi $t, $s, C
			addiu $t, $s, C
		Тип J:
			j A
			jal A

















			Конвейерна обработка на инструкции

	Конвейерната обработка е едно от средствата за повишаване
	на производителността на процесора, чрез въвеждане на
	паралелизъм. Въвеждането й се счита като
	естествено развитие на фон Ноймановата архитектура.
	Конвейерната обработка се базира на разделяне на подлежащата
	за изпълнение базова функция на малки части, наречени
	подфункции и изпълнение на тези подфункции от отделни апаратни
	блокове, наречени степени.


	Пример: събиране на двойки числа с плаваща запетая;
		Базова функция: събиране
		Подфункции:
			а) сравняване на порядъците;
			б) сумиране на мантисите;
			в) нормализация на резултата;

		Работа на конвейера:
			1 такт: Първата двойка числа влизат в първата степен на конвейера,
			където се реализират операциите на подфункция а).

			2 такт: Първата двойка числа преминават във втората степен на конвейера,
			освобождава се първата степен и там влиза втора двойка числа.

			3 такт: Първата двойка преминава в третата степен, втората степен се освобождава.
			Втората двойка преминава към втората степен, освобождавайки първа степен.
			В първа степен влиза трета двойка числа.

			4 такт:  През време на четвъртия такт, първият резултат
			напуска конвейера. Третата степен работи по подфункция в) за
			втората двойка числа; втората степен работи по третата двойка
			числа; първата степен работи по четвъртата двойка числа.

			5 такт и т.н.



















- Какво е компютърна архитектура:
Компютърната архитектура е абстрактно представяне на компютъра,
което отразява неговата структурна,
схемотехническа и логическа организация.

Това понятие включва:
структурната схема на компютъра;
средства и методи за достъп до елементите на структурната схема;
програмния модел и др.


- Разлики между фон Нойманова и Харвардска архитектура

	Фон Нойман							Харвард
1) Нуждае се от една памет за    	1) Нуждае се от две памети за
инструкциите и данните 		  	 	инструкции и данни

2) Прост дизайн						2) Сложен дизайн

3) Нуждае се само от една шина		3) Нуждае се от шина за
за инструкции и данни				инструкции и шина за данни

4) Трябват два цикъла за да се 		4) Трябва един цикъл за изпълнение
изпълни инструкция					на инструкция

5) Ниска производителност			5) Висока производителност

6) По-ниска цена на изработка		6) По-висока цена на изработка




-Разлики между CISC и  RISC

CISC - complete instruction set computer
RISC - reduced instruction set computer

		РИСК								ЦИСК
1) Малък брой на инструкциите		1) Голям брой на инструкциите

2) Фиксиран формат(32 бита)			2) Променлив формат(16-64 бита)
на инструкциите						на инструкциите

3) Брой на GPR регистри: 32-192		3) Брой на GPR регистри: 8-24

4) Софтуер-центричен дизайн			4) Хардуер-центричен дизайн

5) Висока употреба на РАМ			5) По-ефикасна употреба на РАМ

6) Само един слой инструкции		6) Може да поддържа микрокод (инструкции = малки програми)



- Разлики между суперскаларна и суперконвейерна архитектура
Суперскаларен процесор - процесор с два или повече конвейера
Суперконвейерен процесор - съдържа конвейери с дълбочина 11 или повече фази

-Разлики между машинна и асемблерна програма

		Машинна 											Асемблерна:
1)Програма, написана на машинен език, 		1) Програма, написана на език от ниско ниво.
която може директно да бъде изпълнена от
процесора.

2) Състои се от нули и единици.				2) Има синтаксис, наподобяващ английски език

3) Може да бъде разбрана само от процесора	3) Може да бъде разбрана от програмист



-Разлики между числа с фиксирана и плаваща запетая

Числата с фиксирана запетая имат фиксирана цяла и дробна част, докато при плаващата запетая
не. Запетаята може да се мести и по този начин дава възможност за записване на числа с голяма точност
или стойност.


-Двуадресна команда тип R-R (регистър-регистър)
 opcode R1 R2
Резултатът се записва в първия регистър.
Най-бързите команди
Програмите, съдържащи този вид команди са най-дълги.

-Разлики между R и I  команди

Команда тип R:
	οpcode (6 bits) - код на конкретната операция
	rs (5 bits) - регистър-източник
	rt (5 bits) - регистър-източник
	rd (5 bits) - регистър-дестинация
	shamt (5 bits) - shift amount - използва се само при преместване
	function (6 bits) - аритметична инструкция

Команда тип I: load, store, непосредствени инструкции
	opcode (6 bits) - код на операцията
	rs (5 bits) - регистър-източник
	rd (5 bits) - регистър-дестинация
	constant (16 bits)

-Етапи на конвейерна обработка
1) Instruction Fetch
2) Instruction Decode
3) Instruction Execute
4) Memory Access
5) Write Back

-Абревиатури
SRAM - Static Random Access Memory
DRAM - Dynamic Random Access Memory
CISC - Complete Instruction Set Computers
RISC - Reduced Instruction Set Computers
MIPS - Million Instructions Per Second (операции за единица време)
ΜIPS - Microprocessor without Interlocked Pipeline Stages
LIFO - Last In, First Out (stack)
FiFo - First In, First Out (queue)
EPROM - Erasable Programmable Read-Only Memory
EEPROM - Electrically Erasable Programmable Read-Only Memory
PROM - Programmable Read-Only Memory
GPR - General Purpose Register
SFR - Special Function Register
PSW - Program Status Word
R-X - Read/Execute
MESI - protocole (M-Modified, E-Exclusive, S-Shared, I-Invalid)
SIMD - Single Instruction, Multiple Data
MIMD - Multiple Instruction, Multiple Data
PC - Personal Computer
PC - Program Counter