Extra big shader

define void @main([6 x <16 x i8>] addrspace(2)* byval, [17 x <16 x i8>] addrspace(2)* byval, [17 x <4 x i32>] addrspace(2)* byval, [34 x <8 x i32>] addrspace(2)* byval, float inreg, i32 inreg, <2 x i32>, <2 x i32>, <2 x i32>, <3 x i32>, <2 x i32>, <2 x i32>, <2 x i32>, float, float, float, float, float, float, i32, float, float) #0 {
main_body:
  %22 = getelementptr [17 x <16 x i8>], [17 x <16 x i8>] addrspace(2)* %1, i64 0, i64 0
  %23 = load <16 x i8>, <16 x i8> addrspace(2)* %22, align 16, !tbaa !0
  %24 = call float @llvm.SI.load.const(<16 x i8> %23, i32 0)
  %25 = call float @llvm.SI.load.const(<16 x i8> %23, i32 12)
  %26 = call float @llvm.SI.load.const(<16 x i8> %23, i32 16)
  %27 = call float @llvm.SI.load.const(<16 x i8> %23, i32 20)
  %28 = call float @llvm.SI.load.const(<16 x i8> %23, i32 24)
  %29 = call float @llvm.SI.load.const(<16 x i8> %23, i32 28)
  %30 = call float @llvm.SI.load.const(<16 x i8> %23, i32 32)
  %31 = call float @llvm.SI.load.const(<16 x i8> %23, i32 40)
  %32 = call float @llvm.SI.load.const(<16 x i8> %23, i32 44)
  %33 = call float @llvm.SI.load.const(<16 x i8> %23, i32 48)
  %34 = call float @llvm.SI.load.const(<16 x i8> %23, i32 64)
  %35 = call float @llvm.SI.load.const(<16 x i8> %23, i32 80)
  %36 = call float @llvm.SI.load.const(<16 x i8> %23, i32 96)
  %37 = getelementptr [34 x <8 x i32>], [34 x <8 x i32>] addrspace(2)* %3, i64 0, i64 0
  %38 = load <8 x i32>, <8 x i32> addrspace(2)* %37, align 32, !tbaa !0
  %39 = getelementptr [17 x <4 x i32>], [17 x <4 x i32>] addrspace(2)* %2, i64 0, i64 0
  %40 = load <4 x i32>, <4 x i32> addrspace(2)* %39, align 16, !tbaa !0
  %41 = getelementptr [34 x <8 x i32>], [34 x <8 x i32>] addrspace(2)* %3, i64 0, i64 1
  %42 = load <8 x i32>, <8 x i32> addrspace(2)* %41, align 32, !tbaa !0
  %43 = getelementptr [17 x <4 x i32>], [17 x <4 x i32>] addrspace(2)* %2, i64 0, i64 1
  %44 = load <4 x i32>, <4 x i32> addrspace(2)* %43, align 16, !tbaa !0
  %45 = getelementptr [34 x <8 x i32>], [34 x <8 x i32>] addrspace(2)* %3, i64 0, i64 2
  %46 = bitcast <8 x i32> addrspace(2)* %45 to <32 x i8> addrspace(2)*
  %47 = load <32 x i8>, <32 x i8> addrspace(2)* %46, align 32, !tbaa !0
  %48 = getelementptr [17 x <4 x i32>], [17 x <4 x i32>] addrspace(2)* %2, i64 0, i64 2
  %49 = bitcast <4 x i32> addrspace(2)* %48 to <16 x i8> addrspace(2)*
  %50 = load <16 x i8>, <16 x i8> addrspace(2)* %49, align 16, !tbaa !0
  %51 = call float @llvm.SI.fs.interp(i32 0, i32 0, i32 %5, <2 x i32> %7)
  %52 = call float @llvm.SI.fs.interp(i32 1, i32 0, i32 %5, <2 x i32> %7)
  %53 = call float @llvm.SI.fs.interp(i32 0, i32 1, i32 %5, <2 x i32> %7)
  %54 = call float @llvm.SI.fs.interp(i32 1, i32 1, i32 %5, <2 x i32> %7)
  %55 = call float @llvm.SI.fs.interp(i32 0, i32 2, i32 %5, <2 x i32> %7)
  %56 = call float @llvm.SI.fs.interp(i32 1, i32 2, i32 %5, <2 x i32> %7)
  %57 = call float @llvm.SI.fs.interp(i32 2, i32 2, i32 %5, <2 x i32> %7)
  %58 = fmul float %51, 0.000000e+00
  %59 = bitcast float %51 to i32
  %60 = bitcast float %52 to i32
  %61 = bitcast float %58 to i32
  %62 = insertelement <4 x i32> undef, i32 %59, i32 0
  %63 = insertelement <4 x i32> %62, i32 %60, i32 1
  %64 = insertelement <4 x i32> %63, i32 %61, i32 2
  %65 = bitcast <8 x i32> %38 to <32 x i8>
  %66 = bitcast <4 x i32> %40 to <16 x i8>
  %67 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %64, <32 x i8> %65, <16 x i8> %66, i32 2)
  %68 = extractelement <4 x float> %67, i32 0
  %69 = extractelement <4 x float> %67, i32 1
  %70 = extractelement <4 x float> %67, i32 2
  %71 = extractelement <4 x float> %67, i32 3
  %72 = fmul float %71, %71
  %73 = fdiv float 1.000000e+00, %72
  %74 = fmul float %73, %31
  %75 = call float @llvm.minnum.f32(float %30, float %74)
  %76 = bitcast float %53 to i32
  %77 = bitcast float %54 to i32
  %78 = insertelement <2 x i32> undef, i32 %76, i32 0
  %79 = insertelement <2 x i32> %78, i32 %77, i32 1
  %80 = call <4 x float> @llvm.SI.sample.v2i32(<2 x i32> %79, <32 x i8> %47, <16 x i8> %50, i32 2)
  %81 = extractelement <4 x float> %80, i32 0
  %82 = extractelement <4 x float> %80, i32 1
  %83 = fmul float %81, 2.000000e+00
  %84 = fadd float %83, -1.000000e+00
  %85 = fmul float %82, 2.000000e+00
  %86 = fadd float %85, -1.000000e+00
  %87 = fmul float %75, %84
  %88 = fmul float %75, %86
  %89 = fmul float %88, %24
  %90 = fmul float %89, %25
  %91 = fmul float %55, %55
  %92 = fmul float %56, %56
  %93 = fadd float %92, %91
  %94 = fmul float %57, %57
  %95 = fadd float %93, %94
  %96 = call float @llvm.AMDGPU.rsq.clamped.f32(float %95)
  %97 = call float @llvm.minnum.f32(float %96, float 0x47EFFFFFE0000000)
  %98 = fmul float %55, %97
  %99 = fmul float %56, %97
  %100 = fmul float %57, %97
  %101 = fmul float %72, %98
  %102 = fmul float %72, %99
  %103 = fmul float %72, %100
  %104 = fdiv float 1.000000e+00, %26
  %105 = fdiv float 1.000000e+00, %27
  %106 = fadd float %104, %104
  %107 = fadd float %105, %105
  %108 = fadd float %28, -1.000000e+00
  %109 = fadd float %29, -1.000000e+00
  %110 = fmul float %104, %108
  %111 = fmul float %105, %109
  %112 = fcmp ogt float %75, 0x3FA47AE140000000
  br i1 %112, label %IF, label %ELSE

IF:                                               ; preds = %main_body
  %113 = fmul float %87, 0x3F50624DE0000000
  %114 = fadd float %113, %88
  %115 = fmul float %90, 0x3F50624DE0000000
  %116 = fsub float %115, %87
  %117 = fmul float %87, 0x3F50624DE0000000
  %118 = fadd float %117, %88
  %119 = fmul float %90, 0x3F50624DE0000000
  %120 = fsub float %119, %87
  %121 = fmul float %118, 0x3FE2147AE0000000
  %122 = fadd float %121, %51
  %123 = fmul float %120, 0x3FE2147AE0000000
  %124 = fadd float %123, %52
  %125 = fmul float %114, 0x3FDB53F7C0000000
  %126 = fadd float %125, %51
  %127 = fmul float %116, 0x3FDB53F7C0000000
  %128 = fadd float %127, %52
  %129 = call float @llvm.AMDIL.clamp.(float %126, float 0.000000e+00, float 1.000000e+00)
  %130 = call float @llvm.AMDIL.clamp.(float %128, float 0.000000e+00, float 1.000000e+00)
  %131 = bitcast float %129 to i32
  %132 = bitcast float %130 to i32
  %133 = insertelement <4 x i32> undef, i32 %131, i32 0
  %134 = insertelement <4 x i32> %133, i32 %132, i32 1
  %135 = insertelement <4 x i32> %134, i32 0, i32 2
  %136 = bitcast <8 x i32> %38 to <32 x i8>
  %137 = bitcast <4 x i32> %40 to <16 x i8>
  %138 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %135, <32 x i8> %136, <16 x i8> %137, i32 2)
  %139 = extractelement <4 x float> %138, i32 0
  %140 = extractelement <4 x float> %138, i32 1
  %141 = extractelement <4 x float> %138, i32 2
  %142 = extractelement <4 x float> %138, i32 3
  %143 = fmul float %142, %142
  %144 = fmul float %129, %106
  %145 = fadd float %144, %110
  %146 = fmul float %130, %107
  %147 = fadd float %146, %111
  %148 = fmul float %145, %145
  %149 = fmul float %147, %147
  %150 = fadd float %149, %148
  %151 = fadd float %150, 1.000000e+00
  %152 = call float @fabs(float %151)
  %153 = call float @llvm.AMDGPU.rsq.clamped.f32(float %152)
  %154 = call float @llvm.minnum.f32(float %153, float 0x47EFFFFFE0000000)
  %155 = fmul float %154, %145
  %156 = fmul float %154, %147
  %157 = fmul float %154, %143
  %158 = fmul float %155, %143
  %159 = fsub float %158, %101
  %160 = fmul float %156, %143
  %161 = fsub float %160, %102
  %162 = fsub float -0.000000e+00, %103
  %163 = fsub float %162, %157
  %164 = fmul float %159, %159
  %165 = fmul float %161, %161
  %166 = fadd float %165, %164
  %167 = fmul float %163, %163
  %168 = fadd float %166, %167
  %169 = fmul float %32, %168
  %170 = fsub float 1.000000e+00, %169
  %171 = call float @llvm.AMDIL.clamp.(float %170, float 0.000000e+00, float 1.000000e+00)
  %172 = call float @fabs(float %168)
  %173 = call float @llvm.AMDGPU.rsq.clamped.f32(float %172)
  %174 = call float @llvm.minnum.f32(float %173, float 0x47EFFFFFE0000000)
  %175 = fmul float %174, %159
  %176 = fmul float %174, %161
  %177 = fmul float %174, %163
  %178 = fmul float %175, %139
  %179 = fmul float %176, %140
  %180 = fadd float %179, %178
  %181 = fmul float %177, %141
  %182 = fadd float %180, %181
  %183 = fsub float %33, %182
  %184 = call float @llvm.AMDIL.clamp.(float %183, float 0.000000e+00, float 1.000000e+00)
  %185 = fmul float %175, %68
  %186 = fmul float %176, %69
  %187 = fadd float %186, %185
  %188 = fmul float %177, %70
  %189 = fadd float %187, %188
  %190 = fadd float %189, %34
  %191 = call float @llvm.AMDIL.clamp.(float %190, float 0.000000e+00, float 1.000000e+00)
  %192 = fmul float %184, %191
  %193 = fmul float %192, %171
  %194 = bitcast float %129 to i32
  %195 = bitcast float %130 to i32
  %196 = insertelement <4 x i32> undef, i32 %194, i32 0
  %197 = insertelement <4 x i32> %196, i32 %195, i32 1
  %198 = insertelement <4 x i32> %197, i32 0, i32 2
  %199 = bitcast <8 x i32> %42 to <32 x i8>
  %200 = bitcast <4 x i32> %44 to <16 x i8>
  %201 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %198, <32 x i8> %199, <16 x i8> %200, i32 2)
  %202 = extractelement <4 x float> %201, i32 0
  %203 = extractelement <4 x float> %201, i32 1
  %204 = extractelement <4 x float> %201, i32 2
  %205 = call float @llvm.AMDIL.clamp.(float %122, float 0.000000e+00, float 1.000000e+00)
  %206 = call float @llvm.AMDIL.clamp.(float %124, float 0.000000e+00, float 1.000000e+00)
  %207 = bitcast float %205 to i32
  %208 = bitcast float %206 to i32
  %209 = insertelement <4 x i32> undef, i32 %207, i32 0
  %210 = insertelement <4 x i32> %209, i32 %208, i32 1
  %211 = insertelement <4 x i32> %210, i32 0, i32 2
  %212 = bitcast <8 x i32> %38 to <32 x i8>
  %213 = bitcast <4 x i32> %40 to <16 x i8>
  %214 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %211, <32 x i8> %212, <16 x i8> %213, i32 2)
  %215 = extractelement <4 x float> %214, i32 0
  %216 = extractelement <4 x float> %214, i32 1
  %217 = extractelement <4 x float> %214, i32 2
  %218 = extractelement <4 x float> %214, i32 3
  %219 = fmul float %218, %218
  %220 = fmul float %205, %106
  %221 = fadd float %220, %110
  %222 = fmul float %206, %107
  %223 = fadd float %222, %111
  %224 = fmul float %221, %221
  %225 = fmul float %223, %223
  %226 = fadd float %225, %224
  %227 = fadd float %226, 1.000000e+00
  %228 = call float @fabs(float %227)
  %229 = call float @llvm.AMDGPU.rsq.clamped.f32(float %228)
  %230 = call float @llvm.minnum.f32(float %229, float 0x47EFFFFFE0000000)
  %231 = fmul float %230, %221
  %232 = fmul float %230, %223
  %233 = fmul float %230, %219
  %234 = fmul float %231, %219
  %235 = fsub float %234, %101
  %236 = fmul float %232, %219
  %237 = fsub float %236, %102
  %238 = fsub float -0.000000e+00, %103
  %239 = fsub float %238, %233
  %240 = fmul float %235, %235
  %241 = fmul float %237, %237
  %242 = fadd float %241, %240
  %243 = fmul float %239, %239
  %244 = fadd float %242, %243
  %245 = fmul float %32, %244
  %246 = fsub float 1.000000e+00, %245
  %247 = call float @llvm.AMDIL.clamp.(float %246, float 0.000000e+00, float 1.000000e+00)
  %248 = call float @fabs(float %244)
  %249 = call float @llvm.AMDGPU.rsq.clamped.f32(float %248)
  %250 = call float @llvm.minnum.f32(float %249, float 0x47EFFFFFE0000000)
  %251 = fmul float %235, %250
  %252 = fmul float %237, %250
  %253 = fmul float %239, %250
  %254 = fmul float %251, %215
  %255 = fmul float %252, %216
  %256 = fadd float %255, %254
  %257 = fmul float %253, %217
  %258 = fadd float %256, %257
  %259 = fsub float %33, %258
  %260 = call float @llvm.AMDIL.clamp.(float %259, float 0.000000e+00, float 1.000000e+00)
  %261 = fmul float %251, %68
  %262 = fmul float %252, %69
  %263 = fadd float %262, %261
  %264 = fmul float %253, %70
  %265 = fadd float %263, %264
  %266 = fadd float %265, %34
  %267 = call float @llvm.AMDIL.clamp.(float %266, float 0.000000e+00, float 1.000000e+00)
  %268 = fmul float %267, %260
  %269 = fmul float %268, %247
  %270 = bitcast float %205 to i32
  %271 = bitcast float %206 to i32
  %272 = insertelement <4 x i32> undef, i32 %270, i32 0
  %273 = insertelement <4 x i32> %272, i32 %271, i32 1
  %274 = insertelement <4 x i32> %273, i32 0, i32 2
  %275 = bitcast <8 x i32> %42 to <32 x i8>
  %276 = bitcast <4 x i32> %44 to <16 x i8>
  %277 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %274, <32 x i8> %275, <16 x i8> %276, i32 2)
  %278 = extractelement <4 x float> %277, i32 0
  %279 = extractelement <4 x float> %277, i32 1
  %280 = extractelement <4 x float> %277, i32 2
  %281 = fmul float %269, %278
  %282 = fmul float %269, %279
  %283 = fmul float %269, %280
  %284 = fmul float %202, %193
  %285 = fadd float %284, %281
  %286 = fmul float %203, %193
  %287 = fadd float %286, %282
  %288 = fmul float %204, %193
  %289 = fadd float %288, %283
  %290 = fmul float %88, 0x3FE86A7F00000000
  %291 = fmul float %87, 0xBFE86A7F00000000
  %292 = fmul float %88, 0x3FE3439580000000
  %293 = fmul float %87, 0xBFE3439580000000
  %294 = fmul float %87, 0x3FE4AC0840000000
  %295 = fadd float %294, %290
  %296 = fmul float %90, 0x3FE4AC0840000000
  %297 = fadd float %296, %291
  %298 = fmul float %87, 0x3FE4AC0840000000
  %299 = fadd float %298, %290
  %300 = fmul float %90, 0x3FE4AC0840000000
  %301 = fadd float %300, %291
  %302 = fmul float %299, 0x3FE5168720000000
  %303 = fadd float %302, %51
  %304 = fmul float %301, 0x3FE5168720000000
  %305 = fadd float %304, %52
  %306 = fmul float %295, 0x3FD0624DE0000000
  %307 = fadd float %306, %51
  %308 = fmul float %297, 0x3FD0624DE0000000
  %309 = fadd float %308, %52
  %310 = call float @llvm.AMDIL.clamp.(float %307, float 0.000000e+00, float 1.000000e+00)
  %311 = call float @llvm.AMDIL.clamp.(float %309, float 0.000000e+00, float 1.000000e+00)
  %312 = bitcast float %310 to i32
  %313 = bitcast float %311 to i32
  %314 = insertelement <4 x i32> undef, i32 %312, i32 0
  %315 = insertelement <4 x i32> %314, i32 %313, i32 1
  %316 = insertelement <4 x i32> %315, i32 0, i32 2
  %317 = bitcast <8 x i32> %38 to <32 x i8>
  %318 = bitcast <4 x i32> %40 to <16 x i8>
  %319 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %316, <32 x i8> %317, <16 x i8> %318, i32 2)
  %320 = extractelement <4 x float> %319, i32 0
  %321 = extractelement <4 x float> %319, i32 1
  %322 = extractelement <4 x float> %319, i32 2
  %323 = extractelement <4 x float> %319, i32 3
  %324 = fmul float %323, %323
  %325 = fmul float %310, %106
  %326 = fadd float %325, %110
  %327 = fmul float %311, %107
  %328 = fadd float %327, %111
  %329 = fmul float %326, %326
  %330 = fmul float %328, %328
  %331 = fadd float %330, %329
  %332 = fadd float %331, 1.000000e+00
  %333 = call float @fabs(float %332)
  %334 = call float @llvm.AMDGPU.rsq.clamped.f32(float %333)
  %335 = call float @llvm.minnum.f32(float %334, float 0x47EFFFFFE0000000)
  %336 = fmul float %335, %326
  %337 = fmul float %335, %328
  %338 = fmul float %335, %324
  %339 = fmul float %336, %324
  %340 = fsub float %339, %101
  %341 = fmul float %337, %324
  %342 = fsub float %341, %102
  %343 = fsub float -0.000000e+00, %103
  %344 = fsub float %343, %338
  %345 = fmul float %340, %340
  %346 = fmul float %342, %342
  %347 = fadd float %346, %345
  %348 = fmul float %344, %344
  %349 = fadd float %347, %348
  %350 = fmul float %32, %349
  %351 = fsub float 1.000000e+00, %350
  %352 = call float @llvm.AMDIL.clamp.(float %351, float 0.000000e+00, float 1.000000e+00)
  %353 = call float @fabs(float %349)
  %354 = call float @llvm.AMDGPU.rsq.clamped.f32(float %353)
  %355 = call float @llvm.minnum.f32(float %354, float 0x47EFFFFFE0000000)
  %356 = fmul float %355, %340
  %357 = fmul float %355, %342
  %358 = fmul float %355, %344
  %359 = fmul float %356, %320
  %360 = fmul float %357, %321
  %361 = fadd float %360, %359
  %362 = fmul float %358, %322
  %363 = fadd float %361, %362
  %364 = fsub float %33, %363
  %365 = call float @llvm.AMDIL.clamp.(float %364, float 0.000000e+00, float 1.000000e+00)
  %366 = fmul float %356, %68
  %367 = fmul float %357, %69
  %368 = fadd float %367, %366
  %369 = fmul float %358, %70
  %370 = fadd float %368, %369
  %371 = fadd float %370, %34
  %372 = call float @llvm.AMDIL.clamp.(float %371, float 0.000000e+00, float 1.000000e+00)
  %373 = fmul float %365, %372
  %374 = fmul float %373, %352
  %375 = bitcast float %310 to i32
  %376 = bitcast float %311 to i32
  %377 = insertelement <4 x i32> undef, i32 %375, i32 0
  %378 = insertelement <4 x i32> %377, i32 %376, i32 1
  %379 = insertelement <4 x i32> %378, i32 0, i32 2
  %380 = bitcast <8 x i32> %42 to <32 x i8>
  %381 = bitcast <4 x i32> %44 to <16 x i8>
  %382 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %379, <32 x i8> %380, <16 x i8> %381, i32 2)
  %383 = extractelement <4 x float> %382, i32 0
  %384 = extractelement <4 x float> %382, i32 1
  %385 = extractelement <4 x float> %382, i32 2
  %386 = fmul float %383, %374
  %387 = fadd float %386, %285
  %388 = fmul float %384, %374
  %389 = fadd float %388, %287
  %390 = fmul float %385, %374
  %391 = fadd float %390, %289
  %392 = call float @llvm.AMDIL.clamp.(float %303, float 0.000000e+00, float 1.000000e+00)
  %393 = call float @llvm.AMDIL.clamp.(float %305, float 0.000000e+00, float 1.000000e+00)
  %394 = bitcast float %392 to i32
  %395 = bitcast float %393 to i32
  %396 = insertelement <4 x i32> undef, i32 %394, i32 0
  %397 = insertelement <4 x i32> %396, i32 %395, i32 1
  %398 = insertelement <4 x i32> %397, i32 0, i32 2
  %399 = bitcast <8 x i32> %38 to <32 x i8>
  %400 = bitcast <4 x i32> %40 to <16 x i8>
  %401 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %398, <32 x i8> %399, <16 x i8> %400, i32 2)
  %402 = extractelement <4 x float> %401, i32 0
  %403 = extractelement <4 x float> %401, i32 1
  %404 = extractelement <4 x float> %401, i32 2
  %405 = extractelement <4 x float> %401, i32 3
  %406 = fmul float %405, %405
  %407 = fmul float %392, %106
  %408 = fadd float %407, %110
  %409 = fmul float %393, %107
  %410 = fadd float %409, %111
  %411 = fmul float %408, %408
  %412 = fmul float %410, %410
  %413 = fadd float %412, %411
  %414 = fadd float %413, 1.000000e+00
  %415 = call float @fabs(float %414)
  %416 = call float @llvm.AMDGPU.rsq.clamped.f32(float %415)
  %417 = call float @llvm.minnum.f32(float %416, float 0x47EFFFFFE0000000)
  %418 = fmul float %417, %408
  %419 = fmul float %417, %410
  %420 = fmul float %417, %406
  %421 = fmul float %418, %406
  %422 = fsub float %421, %101
  %423 = fmul float %419, %406
  %424 = fsub float %423, %102
  %425 = fsub float -0.000000e+00, %103
  %426 = fsub float %425, %420
  %427 = fmul float %422, %422
  %428 = fmul float %424, %424
  %429 = fadd float %428, %427
  %430 = fmul float %426, %426
  %431 = fadd float %429, %430
  %432 = fmul float %32, %431
  %433 = fsub float 1.000000e+00, %432
  %434 = call float @llvm.AMDIL.clamp.(float %433, float 0.000000e+00, float 1.000000e+00)
  %435 = call float @fabs(float %431)
  %436 = call float @llvm.AMDGPU.rsq.clamped.f32(float %435)
  %437 = call float @llvm.minnum.f32(float %436, float 0x47EFFFFFE0000000)
  %438 = fmul float %437, %422
  %439 = fmul float %437, %424
  %440 = fmul float %437, %426
  %441 = fmul float %438, %402
  %442 = fmul float %439, %403
  %443 = fadd float %442, %441
  %444 = fmul float %440, %404
  %445 = fadd float %443, %444
  %446 = fsub float %33, %445
  %447 = call float @llvm.AMDIL.clamp.(float %446, float 0.000000e+00, float 1.000000e+00)
  %448 = fmul float %438, %68
  %449 = fmul float %439, %69
  %450 = fadd float %449, %448
  %451 = fmul float %440, %70
  %452 = fadd float %450, %451
  %453 = fadd float %452, %34
  %454 = call float @llvm.AMDIL.clamp.(float %453, float 0.000000e+00, float 1.000000e+00)
  %455 = fmul float %447, %454
  %456 = fmul float %455, %434
  %457 = bitcast float %392 to i32
  %458 = bitcast float %393 to i32
  %459 = insertelement <4 x i32> undef, i32 %457, i32 0
  %460 = insertelement <4 x i32> %459, i32 %458, i32 1
  %461 = insertelement <4 x i32> %460, i32 0, i32 2
  %462 = bitcast <8 x i32> %42 to <32 x i8>
  %463 = bitcast <4 x i32> %44 to <16 x i8>
  %464 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %461, <32 x i8> %462, <16 x i8> %463, i32 2)
  %465 = extractelement <4 x float> %464, i32 0
  %466 = extractelement <4 x float> %464, i32 1
  %467 = extractelement <4 x float> %464, i32 2
  %468 = fmul float %465, %456
  %469 = fadd float %468, %387
  %470 = fmul float %466, %456
  %471 = fadd float %470, %389
  %472 = fmul float %467, %456
  %473 = fadd float %472, %391
  %474 = fmul float %87, 0x3FE9893740000000
  %475 = fadd float %474, %292
  %476 = fmul float %90, 0x3FE9893740000000
  %477 = fadd float %476, %293
  %478 = fmul float %87, 0x3FE9893740000000
  %479 = fadd float %478, %292
  %480 = fmul float %90, 0x3FE9893740000000
  %481 = fadd float %480, %293
  %482 = fmul float %479, 0x3FEBCED920000000
  %483 = fadd float %482, %51
  %484 = fmul float %481, 0x3FEBCED920000000
  %485 = fadd float %484, %52
  %486 = fmul float %475, 0x3FCB22D0E0000000
  %487 = fadd float %486, %51
  %488 = fmul float %477, 0x3FCB22D0E0000000
  %489 = fadd float %488, %52
  %490 = call float @llvm.AMDIL.clamp.(float %487, float 0.000000e+00, float 1.000000e+00)
  %491 = call float @llvm.AMDIL.clamp.(float %489, float 0.000000e+00, float 1.000000e+00)
  %492 = bitcast float %490 to i32
  %493 = bitcast float %491 to i32
  %494 = insertelement <4 x i32> undef, i32 %492, i32 0
  %495 = insertelement <4 x i32> %494, i32 %493, i32 1
  %496 = insertelement <4 x i32> %495, i32 0, i32 2
  %497 = bitcast <8 x i32> %38 to <32 x i8>
  %498 = bitcast <4 x i32> %40 to <16 x i8>
  %499 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %496, <32 x i8> %497, <16 x i8> %498, i32 2)
  %500 = extractelement <4 x float> %499, i32 0
  %501 = extractelement <4 x float> %499, i32 1
  %502 = extractelement <4 x float> %499, i32 2
  %503 = extractelement <4 x float> %499, i32 3
  %504 = fmul float %503, %503
  %505 = fmul float %490, %106
  %506 = fadd float %505, %110
  %507 = fmul float %491, %107
  %508 = fadd float %507, %111
  %509 = fmul float %506, %506
  %510 = fmul float %508, %508
  %511 = fadd float %510, %509
  %512 = fadd float %511, 1.000000e+00
  %513 = call float @fabs(float %512)
  %514 = call float @llvm.AMDGPU.rsq.clamped.f32(float %513)
  %515 = call float @llvm.minnum.f32(float %514, float 0x47EFFFFFE0000000)
  %516 = fmul float %515, %506
  %517 = fmul float %515, %508
  %518 = fmul float %515, %504
  %519 = fmul float %516, %504
  %520 = fsub float %519, %101
  %521 = fmul float %517, %504
  %522 = fsub float %521, %102
  %523 = fsub float -0.000000e+00, %103
  %524 = fsub float %523, %518
  %525 = fmul float %520, %520
  %526 = fmul float %522, %522
  %527 = fadd float %526, %525
  %528 = fmul float %524, %524
  %529 = fadd float %527, %528
  %530 = fmul float %32, %529
  %531 = fsub float 1.000000e+00, %530
  %532 = call float @llvm.AMDIL.clamp.(float %531, float 0.000000e+00, float 1.000000e+00)
  %533 = call float @fabs(float %529)
  %534 = call float @llvm.AMDGPU.rsq.clamped.f32(float %533)
  %535 = call float @llvm.minnum.f32(float %534, float 0x47EFFFFFE0000000)
  %536 = fmul float %535, %520
  %537 = fmul float %535, %522
  %538 = fmul float %535, %524
  %539 = fmul float %536, %500
  %540 = fmul float %537, %501
  %541 = fadd float %540, %539
  %542 = fmul float %538, %502
  %543 = fadd float %541, %542
  %544 = fsub float %33, %543
  %545 = call float @llvm.AMDIL.clamp.(float %544, float 0.000000e+00, float 1.000000e+00)
  %546 = fmul float %536, %68
  %547 = fmul float %537, %69
  %548 = fadd float %547, %546
  %549 = fmul float %538, %70
  %550 = fadd float %548, %549
  %551 = fadd float %550, %34
  %552 = call float @llvm.AMDIL.clamp.(float %551, float 0.000000e+00, float 1.000000e+00)
  %553 = fmul float %545, %552
  %554 = fmul float %553, %532
  %555 = bitcast float %490 to i32
  %556 = bitcast float %491 to i32
  %557 = insertelement <4 x i32> undef, i32 %555, i32 0
  %558 = insertelement <4 x i32> %557, i32 %556, i32 1
  %559 = insertelement <4 x i32> %558, i32 0, i32 2
  %560 = bitcast <8 x i32> %42 to <32 x i8>
  %561 = bitcast <4 x i32> %44 to <16 x i8>
  %562 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %559, <32 x i8> %560, <16 x i8> %561, i32 2)
  %563 = extractelement <4 x float> %562, i32 0
  %564 = extractelement <4 x float> %562, i32 1
  %565 = extractelement <4 x float> %562, i32 2
  %566 = fmul float %563, %554
  %567 = fadd float %566, %469
  %568 = fmul float %564, %554
  %569 = fadd float %568, %471
  %570 = fmul float %565, %554
  %571 = fadd float %570, %473
  %572 = call float @llvm.AMDIL.clamp.(float %483, float 0.000000e+00, float 1.000000e+00)
  %573 = call float @llvm.AMDIL.clamp.(float %485, float 0.000000e+00, float 1.000000e+00)
  %574 = bitcast float %572 to i32
  %575 = bitcast float %573 to i32
  %576 = insertelement <4 x i32> undef, i32 %574, i32 0
  %577 = insertelement <4 x i32> %576, i32 %575, i32 1
  %578 = insertelement <4 x i32> %577, i32 0, i32 2
  %579 = bitcast <8 x i32> %38 to <32 x i8>
  %580 = bitcast <4 x i32> %40 to <16 x i8>
  %581 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %578, <32 x i8> %579, <16 x i8> %580, i32 2)
  %582 = extractelement <4 x float> %581, i32 0
  %583 = extractelement <4 x float> %581, i32 1
  %584 = extractelement <4 x float> %581, i32 2
  %585 = extractelement <4 x float> %581, i32 3
  %586 = fmul float %585, %585
  %587 = fmul float %572, %106
  %588 = fadd float %587, %110
  %589 = fmul float %573, %107
  %590 = fadd float %589, %111
  %591 = fmul float %588, %588
  %592 = fmul float %590, %590
  %593 = fadd float %592, %591
  %594 = fadd float %593, 1.000000e+00
  %595 = call float @fabs(float %594)
  %596 = call float @llvm.AMDGPU.rsq.clamped.f32(float %595)
  %597 = call float @llvm.minnum.f32(float %596, float 0x47EFFFFFE0000000)
  %598 = fmul float %597, %588
  %599 = fmul float %597, %590
  %600 = fmul float %597, %586
  %601 = fmul float %598, %586
  %602 = fsub float %601, %101
  %603 = fmul float %599, %586
  %604 = fsub float %603, %102
  %605 = fsub float -0.000000e+00, %103
  %606 = fsub float %605, %600
  %607 = fmul float %602, %602
  %608 = fmul float %604, %604
  %609 = fadd float %608, %607
  %610 = fmul float %606, %606
  %611 = fadd float %609, %610
  %612 = fmul float %32, %611
  %613 = fsub float 1.000000e+00, %612
  %614 = call float @llvm.AMDIL.clamp.(float %613, float 0.000000e+00, float 1.000000e+00)
  %615 = call float @fabs(float %611)
  %616 = call float @llvm.AMDGPU.rsq.clamped.f32(float %615)
  %617 = call float @llvm.minnum.f32(float %616, float 0x47EFFFFFE0000000)
  %618 = fmul float %617, %602
  %619 = fmul float %617, %604
  %620 = fmul float %617, %606
  %621 = fmul float %618, %582
  %622 = fmul float %619, %583
  %623 = fadd float %622, %621
  %624 = fmul float %620, %584
  %625 = fadd float %623, %624
  %626 = fsub float %33, %625
  %627 = call float @llvm.AMDIL.clamp.(float %626, float 0.000000e+00, float 1.000000e+00)
  %628 = fmul float %618, %68
  %629 = fmul float %619, %69
  %630 = fadd float %629, %628
  %631 = fmul float %620, %70
  %632 = fadd float %630, %631
  %633 = fadd float %632, %34
  %634 = call float @llvm.AMDIL.clamp.(float %633, float 0.000000e+00, float 1.000000e+00)
  %635 = fmul float %627, %634
  %636 = fmul float %635, %614
  %637 = bitcast float %572 to i32
  %638 = bitcast float %573 to i32
  %639 = insertelement <4 x i32> undef, i32 %637, i32 0
  %640 = insertelement <4 x i32> %639, i32 %638, i32 1
  %641 = insertelement <4 x i32> %640, i32 0, i32 2
  %642 = bitcast <8 x i32> %42 to <32 x i8>
  %643 = bitcast <4 x i32> %44 to <16 x i8>
  %644 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %641, <32 x i8> %642, <16 x i8> %643, i32 2)
  %645 = extractelement <4 x float> %644, i32 0
  %646 = extractelement <4 x float> %644, i32 1
  %647 = extractelement <4 x float> %644, i32 2
  %648 = fmul float %645, %636
  %649 = fadd float %648, %567
  %650 = fmul float %646, %636
  %651 = fadd float %650, %569
  %652 = fmul float %647, %636
  %653 = fadd float %652, %571
  %654 = fmul float %88, 0x3FBD70A3E0000000
  %655 = fmul float %87, 0xBFBD70A3E0000000
  %656 = fmul float %88, 0xBFB5C28F60000000
  %657 = fmul float %87, 0x3FB5C28F60000000
  %658 = fmul float %87, 0x3FEFC6A7E0000000
  %659 = fadd float %658, %654
  %660 = fmul float %90, 0x3FEFC6A7E0000000
  %661 = fadd float %660, %655
  %662 = fmul float %87, 0x3FEFC6A7E0000000
  %663 = fadd float %662, %654
  %664 = fmul float %90, 0x3FEFC6A7E0000000
  %665 = fadd float %664, %655
  %666 = fmul float %663, 0x3FE69FBE80000000
  %667 = fadd float %666, %51
  %668 = fmul float %665, 0x3FE69FBE80000000
  %669 = fadd float %668, %52
  %670 = fmul float %659, 0x3FDD4FDF40000000
  %671 = fadd float %670, %51
  %672 = fmul float %661, 0x3FDD4FDF40000000
  %673 = fadd float %672, %52
  %674 = call float @llvm.AMDIL.clamp.(float %671, float 0.000000e+00, float 1.000000e+00)
  %675 = call float @llvm.AMDIL.clamp.(float %673, float 0.000000e+00, float 1.000000e+00)
  %676 = bitcast float %674 to i32
  %677 = bitcast float %675 to i32
  %678 = insertelement <4 x i32> undef, i32 %676, i32 0
  %679 = insertelement <4 x i32> %678, i32 %677, i32 1
  %680 = insertelement <4 x i32> %679, i32 0, i32 2
  %681 = bitcast <8 x i32> %38 to <32 x i8>
  %682 = bitcast <4 x i32> %40 to <16 x i8>
  %683 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %680, <32 x i8> %681, <16 x i8> %682, i32 2)
  %684 = extractelement <4 x float> %683, i32 0
  %685 = extractelement <4 x float> %683, i32 1
  %686 = extractelement <4 x float> %683, i32 2
  %687 = extractelement <4 x float> %683, i32 3
  %688 = fmul float %687, %687
  %689 = fmul float %674, %106
  %690 = fadd float %689, %110
  %691 = fmul float %675, %107
  %692 = fadd float %691, %111
  %693 = fmul float %690, %690
  %694 = fmul float %692, %692
  %695 = fadd float %694, %693
  %696 = fadd float %695, 1.000000e+00
  %697 = call float @fabs(float %696)
  %698 = call float @llvm.AMDGPU.rsq.clamped.f32(float %697)
  %699 = call float @llvm.minnum.f32(float %698, float 0x47EFFFFFE0000000)
  %700 = fmul float %699, %690
  %701 = fmul float %699, %692
  %702 = fmul float %699, %688
  %703 = fmul float %700, %688
  %704 = fsub float %703, %101
  %705 = fmul float %701, %688
  %706 = fsub float %705, %102
  %707 = fsub float -0.000000e+00, %103
  %708 = fsub float %707, %702
  %709 = fmul float %704, %704
  %710 = fmul float %706, %706
  %711 = fadd float %710, %709
  %712 = fmul float %708, %708
  %713 = fadd float %711, %712
  %714 = fmul float %32, %713
  %715 = fsub float 1.000000e+00, %714
  %716 = call float @llvm.AMDIL.clamp.(float %715, float 0.000000e+00, float 1.000000e+00)
  %717 = call float @fabs(float %713)
  %718 = call float @llvm.AMDGPU.rsq.clamped.f32(float %717)
  %719 = call float @llvm.minnum.f32(float %718, float 0x47EFFFFFE0000000)
  %720 = fmul float %719, %704
  %721 = fmul float %719, %706
  %722 = fmul float %719, %708
  %723 = fmul float %720, %684
  %724 = fmul float %721, %685
  %725 = fadd float %724, %723
  %726 = fmul float %722, %686
  %727 = fadd float %725, %726
  %728 = fsub float %33, %727
  %729 = call float @llvm.AMDIL.clamp.(float %728, float 0.000000e+00, float 1.000000e+00)
  %730 = fmul float %720, %68
  %731 = fmul float %721, %69
  %732 = fadd float %731, %730
  %733 = fmul float %722, %70
  %734 = fadd float %732, %733
  %735 = fadd float %734, %34
  %736 = call float @llvm.AMDIL.clamp.(float %735, float 0.000000e+00, float 1.000000e+00)
  %737 = fmul float %729, %736
  %738 = fmul float %737, %716
  %739 = bitcast float %674 to i32
  %740 = bitcast float %675 to i32
  %741 = insertelement <4 x i32> undef, i32 %739, i32 0
  %742 = insertelement <4 x i32> %741, i32 %740, i32 1
  %743 = insertelement <4 x i32> %742, i32 0, i32 2
  %744 = bitcast <8 x i32> %42 to <32 x i8>
  %745 = bitcast <4 x i32> %44 to <16 x i8>
  %746 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %743, <32 x i8> %744, <16 x i8> %745, i32 2)
  %747 = extractelement <4 x float> %746, i32 0
  %748 = extractelement <4 x float> %746, i32 1
  %749 = extractelement <4 x float> %746, i32 2
  %750 = fmul float %747, %738
  %751 = fadd float %750, %649
  %752 = fmul float %748, %738
  %753 = fadd float %752, %651
  %754 = fmul float %749, %738
  %755 = fadd float %754, %653
  %756 = call float @llvm.AMDIL.clamp.(float %667, float 0.000000e+00, float 1.000000e+00)
  %757 = call float @llvm.AMDIL.clamp.(float %669, float 0.000000e+00, float 1.000000e+00)
  %758 = bitcast float %756 to i32
  %759 = bitcast float %757 to i32
  %760 = insertelement <4 x i32> undef, i32 %758, i32 0
  %761 = insertelement <4 x i32> %760, i32 %759, i32 1
  %762 = insertelement <4 x i32> %761, i32 0, i32 2
  %763 = bitcast <8 x i32> %38 to <32 x i8>
  %764 = bitcast <4 x i32> %40 to <16 x i8>
  %765 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %762, <32 x i8> %763, <16 x i8> %764, i32 2)
  %766 = extractelement <4 x float> %765, i32 0
  %767 = extractelement <4 x float> %765, i32 1
  %768 = extractelement <4 x float> %765, i32 2
  %769 = extractelement <4 x float> %765, i32 3
  %770 = fmul float %769, %769
  %771 = fmul float %756, %106
  %772 = fadd float %771, %110
  %773 = fmul float %757, %107
  %774 = fadd float %773, %111
  %775 = fmul float %772, %772
  %776 = fmul float %774, %774
  %777 = fadd float %776, %775
  %778 = fadd float %777, 1.000000e+00
  %779 = call float @fabs(float %778)
  %780 = call float @llvm.AMDGPU.rsq.clamped.f32(float %779)
  %781 = call float @llvm.minnum.f32(float %780, float 0x47EFFFFFE0000000)
  %782 = fmul float %781, %772
  %783 = fmul float %781, %774
  %784 = fmul float %781, %770
  %785 = fmul float %782, %770
  %786 = fsub float %785, %101
  %787 = fmul float %783, %770
  %788 = fsub float %787, %102
  %789 = fsub float -0.000000e+00, %103
  %790 = fsub float %789, %784
  %791 = fmul float %786, %786
  %792 = fmul float %788, %788
  %793 = fadd float %792, %791
  %794 = fmul float %790, %790
  %795 = fadd float %793, %794
  %796 = fmul float %32, %795
  %797 = fsub float 1.000000e+00, %796
  %798 = call float @llvm.AMDIL.clamp.(float %797, float 0.000000e+00, float 1.000000e+00)
  %799 = call float @fabs(float %795)
  %800 = call float @llvm.AMDGPU.rsq.clamped.f32(float %799)
  %801 = call float @llvm.minnum.f32(float %800, float 0x47EFFFFFE0000000)
  %802 = fmul float %801, %786
  %803 = fmul float %801, %788
  %804 = fmul float %801, %790
  %805 = fmul float %802, %766
  %806 = fmul float %803, %767
  %807 = fadd float %806, %805
  %808 = fmul float %804, %768
  %809 = fadd float %807, %808
  %810 = fsub float %33, %809
  %811 = call float @llvm.AMDIL.clamp.(float %810, float 0.000000e+00, float 1.000000e+00)
  %812 = fmul float %802, %68
  %813 = fmul float %803, %69
  %814 = fadd float %813, %812
  %815 = fmul float %804, %70
  %816 = fadd float %814, %815
  %817 = fadd float %816, %34
  %818 = call float @llvm.AMDIL.clamp.(float %817, float 0.000000e+00, float 1.000000e+00)
  %819 = fmul float %811, %818
  %820 = fmul float %819, %798
  %821 = bitcast float %756 to i32
  %822 = bitcast float %757 to i32
  %823 = insertelement <4 x i32> undef, i32 %821, i32 0
  %824 = insertelement <4 x i32> %823, i32 %822, i32 1
  %825 = insertelement <4 x i32> %824, i32 0, i32 2
  %826 = bitcast <8 x i32> %42 to <32 x i8>
  %827 = bitcast <4 x i32> %44 to <16 x i8>
  %828 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %825, <32 x i8> %826, <16 x i8> %827, i32 2)
  %829 = extractelement <4 x float> %828, i32 0
  %830 = extractelement <4 x float> %828, i32 1
  %831 = extractelement <4 x float> %828, i32 2
  %832 = fmul float %829, %820
  %833 = fadd float %832, %751
  %834 = fmul float %830, %820
  %835 = fadd float %834, %753
  %836 = fmul float %831, %820
  %837 = fadd float %836, %755
  %838 = fmul float %87, 0x3FEFDF3B60000000
  %839 = fadd float %838, %656
  %840 = fmul float %90, 0x3FEFDF3B60000000
  %841 = fadd float %840, %657
  %842 = fmul float %87, 0x3FEFDF3B60000000
  %843 = fadd float %842, %656
  %844 = fmul float %90, 0x3FEFDF3B60000000
  %845 = fadd float %844, %657
  %846 = fmul float %843, 0x3FEC51EB80000000
  %847 = fadd float %846, %51
  %848 = fmul float %845, 0x3FEC51EB80000000
  %849 = fadd float %848, %52
  %850 = fmul float %839, 0x3FCBA5E360000000
  %851 = fadd float %850, %51
  %852 = fmul float %841, 0x3FCBA5E360000000
  %853 = fadd float %852, %52
  %854 = call float @llvm.AMDIL.clamp.(float %851, float 0.000000e+00, float 1.000000e+00)
  %855 = call float @llvm.AMDIL.clamp.(float %853, float 0.000000e+00, float 1.000000e+00)
  %856 = bitcast float %854 to i32
  %857 = bitcast float %855 to i32
  %858 = insertelement <4 x i32> undef, i32 %856, i32 0
  %859 = insertelement <4 x i32> %858, i32 %857, i32 1
  %860 = insertelement <4 x i32> %859, i32 0, i32 2
  %861 = bitcast <8 x i32> %38 to <32 x i8>
  %862 = bitcast <4 x i32> %40 to <16 x i8>
  %863 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %860, <32 x i8> %861, <16 x i8> %862, i32 2)
  %864 = extractelement <4 x float> %863, i32 0
  %865 = extractelement <4 x float> %863, i32 1
  %866 = extractelement <4 x float> %863, i32 2
  %867 = extractelement <4 x float> %863, i32 3
  %868 = fmul float %867, %867
  %869 = fmul float %854, %106
  %870 = fadd float %869, %110
  %871 = fmul float %855, %107
  %872 = fadd float %871, %111
  %873 = fmul float %870, %870
  %874 = fmul float %872, %872
  %875 = fadd float %874, %873
  %876 = fadd float %875, 1.000000e+00
  %877 = call float @fabs(float %876)
  %878 = call float @llvm.AMDGPU.rsq.clamped.f32(float %877)
  %879 = call float @llvm.minnum.f32(float %878, float 0x47EFFFFFE0000000)
  %880 = fmul float %879, %870
  %881 = fmul float %879, %872
  %882 = fmul float %879, %868
  %883 = fmul float %880, %868
  %884 = fsub float %883, %101
  %885 = fmul float %881, %868
  %886 = fsub float %885, %102
  %887 = fsub float -0.000000e+00, %103
  %888 = fsub float %887, %882
  %889 = fmul float %884, %884
  %890 = fmul float %886, %886
  %891 = fadd float %890, %889
  %892 = fmul float %888, %888
  %893 = fadd float %891, %892
  %894 = fmul float %32, %893
  %895 = fsub float 1.000000e+00, %894
  %896 = call float @llvm.AMDIL.clamp.(float %895, float 0.000000e+00, float 1.000000e+00)
  %897 = call float @fabs(float %893)
  %898 = call float @llvm.AMDGPU.rsq.clamped.f32(float %897)
  %899 = call float @llvm.minnum.f32(float %898, float 0x47EFFFFFE0000000)
  %900 = fmul float %899, %884
  %901 = fmul float %899, %886
  %902 = fmul float %899, %888
  %903 = fmul float %900, %864
  %904 = fmul float %901, %865
  %905 = fadd float %904, %903
  %906 = fmul float %902, %866
  %907 = fadd float %905, %906
  %908 = fsub float %33, %907
  %909 = call float @llvm.AMDIL.clamp.(float %908, float 0.000000e+00, float 1.000000e+00)
  %910 = fmul float %900, %68
  %911 = fmul float %901, %69
  %912 = fadd float %911, %910
  %913 = fmul float %902, %70
  %914 = fadd float %912, %913
  %915 = fadd float %914, %34
  %916 = call float @llvm.AMDIL.clamp.(float %915, float 0.000000e+00, float 1.000000e+00)
  %917 = fmul float %909, %916
  %918 = fmul float %917, %896
  %919 = bitcast float %854 to i32
  %920 = bitcast float %855 to i32
  %921 = insertelement <4 x i32> undef, i32 %919, i32 0
  %922 = insertelement <4 x i32> %921, i32 %920, i32 1
  %923 = insertelement <4 x i32> %922, i32 0, i32 2
  %924 = bitcast <8 x i32> %42 to <32 x i8>
  %925 = bitcast <4 x i32> %44 to <16 x i8>
  %926 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %923, <32 x i8> %924, <16 x i8> %925, i32 2)
  %927 = extractelement <4 x float> %926, i32 0
  %928 = extractelement <4 x float> %926, i32 1
  %929 = extractelement <4 x float> %926, i32 2
  %930 = fmul float %927, %918
  %931 = fadd float %930, %833
  %932 = fmul float %928, %918
  %933 = fadd float %932, %835
  %934 = fmul float %929, %918
  %935 = fadd float %934, %837
  %936 = call float @llvm.AMDIL.clamp.(float %847, float 0.000000e+00, float 1.000000e+00)
  %937 = call float @llvm.AMDIL.clamp.(float %849, float 0.000000e+00, float 1.000000e+00)
  %938 = bitcast float %936 to i32
  %939 = bitcast float %937 to i32
  %940 = insertelement <4 x i32> undef, i32 %938, i32 0
  %941 = insertelement <4 x i32> %940, i32 %939, i32 1
  %942 = insertelement <4 x i32> %941, i32 0, i32 2
  %943 = bitcast <8 x i32> %38 to <32 x i8>
  %944 = bitcast <4 x i32> %40 to <16 x i8>
  %945 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %942, <32 x i8> %943, <16 x i8> %944, i32 2)
  %946 = extractelement <4 x float> %945, i32 0
  %947 = extractelement <4 x float> %945, i32 1
  %948 = extractelement <4 x float> %945, i32 2
  %949 = extractelement <4 x float> %945, i32 3
  %950 = fmul float %949, %949
  %951 = fmul float %936, %106
  %952 = fadd float %951, %110
  %953 = fmul float %937, %107
  %954 = fadd float %953, %111
  %955 = fmul float %952, %952
  %956 = fmul float %954, %954
  %957 = fadd float %956, %955
  %958 = fadd float %957, 1.000000e+00
  %959 = call float @fabs(float %958)
  %960 = call float @llvm.AMDGPU.rsq.clamped.f32(float %959)
  %961 = call float @llvm.minnum.f32(float %960, float 0x47EFFFFFE0000000)
  %962 = fmul float %961, %952
  %963 = fmul float %961, %954
  %964 = fmul float %961, %950
  %965 = fmul float %962, %950
  %966 = fsub float %965, %101
  %967 = fmul float %963, %950
  %968 = fsub float %967, %102
  %969 = fsub float -0.000000e+00, %103
  %970 = fsub float %969, %964
  %971 = fmul float %966, %966
  %972 = fmul float %968, %968
  %973 = fadd float %972, %971
  %974 = fmul float %970, %970
  %975 = fadd float %973, %974
  %976 = fmul float %32, %975
  %977 = fsub float 1.000000e+00, %976
  %978 = call float @llvm.AMDIL.clamp.(float %977, float 0.000000e+00, float 1.000000e+00)
  %979 = call float @fabs(float %975)
  %980 = call float @llvm.AMDGPU.rsq.clamped.f32(float %979)
  %981 = call float @llvm.minnum.f32(float %980, float 0x47EFFFFFE0000000)
  %982 = fmul float %981, %966
  %983 = fmul float %981, %968
  %984 = fmul float %981, %970
  %985 = fmul float %982, %946
  %986 = fmul float %983, %947
  %987 = fadd float %986, %985
  %988 = fmul float %984, %948
  %989 = fadd float %987, %988
  %990 = fsub float %33, %989
  %991 = call float @llvm.AMDIL.clamp.(float %990, float 0.000000e+00, float 1.000000e+00)
  %992 = fmul float %982, %68
  %993 = fmul float %983, %69
  %994 = fadd float %993, %992
  %995 = fmul float %984, %70
  %996 = fadd float %994, %995
  %997 = fadd float %996, %34
  %998 = call float @llvm.AMDIL.clamp.(float %997, float 0.000000e+00, float 1.000000e+00)
  %999 = fmul float %991, %998
  %1000 = fmul float %999, %978
  %1001 = bitcast float %936 to i32
  %1002 = bitcast float %937 to i32
  %1003 = insertelement <4 x i32> undef, i32 %1001, i32 0
  %1004 = insertelement <4 x i32> %1003, i32 %1002, i32 1
  %1005 = insertelement <4 x i32> %1004, i32 0, i32 2
  %1006 = bitcast <8 x i32> %42 to <32 x i8>
  %1007 = bitcast <4 x i32> %44 to <16 x i8>
  %1008 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1005, <32 x i8> %1006, <16 x i8> %1007, i32 2)
  %1009 = extractelement <4 x float> %1008, i32 0
  %1010 = extractelement <4 x float> %1008, i32 1
  %1011 = extractelement <4 x float> %1008, i32 2
  %1012 = fmul float %1009, %1000
  %1013 = fadd float %1012, %931
  %1014 = fmul float %1010, %1000
  %1015 = fadd float %1014, %933
  %1016 = fmul float %1011, %1000
  %1017 = fadd float %1016, %935
  %1018 = fmul float %88, 0xBFDBF7CEE0000000
  %1019 = fmul float %87, 0x3FDBF7CEE0000000
  %1020 = fmul float %88, 0xBFECCCCCC0000000
  %1021 = fmul float %87, 0x3FECCCCCC0000000
  %1022 = fmul float %87, 0x3FECC49BA0000000
  %1023 = fadd float %1022, %1018
  %1024 = fmul float %90, 0x3FECC49BA0000000
  %1025 = fadd float %1024, %1019
  %1026 = fmul float %87, 0x3FECC49BA0000000
  %1027 = fadd float %1026, %1018
  %1028 = fmul float %90, 0x3FECC49BA0000000
  %1029 = fadd float %1028, %1019
  %1030 = fmul float %1027, 0x3FEF3B6460000000
  %1031 = fadd float %1030, %51
  %1032 = fmul float %1029, 0x3FEF3B6460000000
  %1033 = fadd float %1032, %52
  %1034 = fmul float %1023, 0x3FDFCED920000000
  %1035 = fadd float %1034, %51
  %1036 = fmul float %1025, 0x3FDFCED920000000
  %1037 = fadd float %1036, %52
  %1038 = call float @llvm.AMDIL.clamp.(float %1035, float 0.000000e+00, float 1.000000e+00)
  %1039 = call float @llvm.AMDIL.clamp.(float %1037, float 0.000000e+00, float 1.000000e+00)
  %1040 = bitcast float %1038 to i32
  %1041 = bitcast float %1039 to i32
  %1042 = insertelement <4 x i32> undef, i32 %1040, i32 0
  %1043 = insertelement <4 x i32> %1042, i32 %1041, i32 1
  %1044 = insertelement <4 x i32> %1043, i32 0, i32 2
  %1045 = bitcast <8 x i32> %38 to <32 x i8>
  %1046 = bitcast <4 x i32> %40 to <16 x i8>
  %1047 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1044, <32 x i8> %1045, <16 x i8> %1046, i32 2)
  %1048 = extractelement <4 x float> %1047, i32 0
  %1049 = extractelement <4 x float> %1047, i32 1
  %1050 = extractelement <4 x float> %1047, i32 2
  %1051 = extractelement <4 x float> %1047, i32 3
  %1052 = fmul float %1051, %1051
  %1053 = fmul float %1038, %106
  %1054 = fadd float %1053, %110
  %1055 = fmul float %1039, %107
  %1056 = fadd float %1055, %111
  %1057 = fmul float %1054, %1054
  %1058 = fmul float %1056, %1056
  %1059 = fadd float %1058, %1057
  %1060 = fadd float %1059, 1.000000e+00
  %1061 = call float @fabs(float %1060)
  %1062 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1061)
  %1063 = call float @llvm.minnum.f32(float %1062, float 0x47EFFFFFE0000000)
  %1064 = fmul float %1063, %1054
  %1065 = fmul float %1063, %1056
  %1066 = fmul float %1063, %1052
  %1067 = fmul float %1064, %1052
  %1068 = fsub float %1067, %101
  %1069 = fmul float %1065, %1052
  %1070 = fsub float %1069, %102
  %1071 = fsub float -0.000000e+00, %103
  %1072 = fsub float %1071, %1066
  %1073 = fmul float %1068, %1068
  %1074 = fmul float %1070, %1070
  %1075 = fadd float %1074, %1073
  %1076 = fmul float %1072, %1072
  %1077 = fadd float %1075, %1076
  %1078 = fmul float %32, %1077
  %1079 = fsub float 1.000000e+00, %1078
  %1080 = call float @llvm.AMDIL.clamp.(float %1079, float 0.000000e+00, float 1.000000e+00)
  %1081 = call float @fabs(float %1077)
  %1082 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1081)
  %1083 = call float @llvm.minnum.f32(float %1082, float 0x47EFFFFFE0000000)
  %1084 = fmul float %1083, %1068
  %1085 = fmul float %1083, %1070
  %1086 = fmul float %1083, %1072
  %1087 = fmul float %1084, %1048
  %1088 = fmul float %1085, %1049
  %1089 = fadd float %1088, %1087
  %1090 = fmul float %1086, %1050
  %1091 = fadd float %1089, %1090
  %1092 = fsub float %33, %1091
  %1093 = call float @llvm.AMDIL.clamp.(float %1092, float 0.000000e+00, float 1.000000e+00)
  %1094 = fmul float %1084, %68
  %1095 = fmul float %1085, %69
  %1096 = fadd float %1095, %1094
  %1097 = fmul float %1086, %70
  %1098 = fadd float %1096, %1097
  %1099 = fadd float %1098, %34
  %1100 = call float @llvm.AMDIL.clamp.(float %1099, float 0.000000e+00, float 1.000000e+00)
  %1101 = fmul float %1093, %1100
  %1102 = fmul float %1101, %1080
  %1103 = bitcast float %1038 to i32
  %1104 = bitcast float %1039 to i32
  %1105 = insertelement <4 x i32> undef, i32 %1103, i32 0
  %1106 = insertelement <4 x i32> %1105, i32 %1104, i32 1
  %1107 = insertelement <4 x i32> %1106, i32 0, i32 2
  %1108 = bitcast <8 x i32> %42 to <32 x i8>
  %1109 = bitcast <4 x i32> %44 to <16 x i8>
  %1110 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1107, <32 x i8> %1108, <16 x i8> %1109, i32 2)
  %1111 = extractelement <4 x float> %1110, i32 0
  %1112 = extractelement <4 x float> %1110, i32 1
  %1113 = extractelement <4 x float> %1110, i32 2
  %1114 = fmul float %1111, %1102
  %1115 = fadd float %1114, %1013
  %1116 = fmul float %1112, %1102
  %1117 = fadd float %1116, %1015
  %1118 = fmul float %1113, %1102
  %1119 = fadd float %1118, %1017
  %1120 = call float @llvm.AMDIL.clamp.(float %1031, float 0.000000e+00, float 1.000000e+00)
  %1121 = call float @llvm.AMDIL.clamp.(float %1033, float 0.000000e+00, float 1.000000e+00)
  %1122 = bitcast float %1120 to i32
  %1123 = bitcast float %1121 to i32
  %1124 = insertelement <4 x i32> undef, i32 %1122, i32 0
  %1125 = insertelement <4 x i32> %1124, i32 %1123, i32 1
  %1126 = insertelement <4 x i32> %1125, i32 0, i32 2
  %1127 = bitcast <8 x i32> %38 to <32 x i8>
  %1128 = bitcast <4 x i32> %40 to <16 x i8>
  %1129 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1126, <32 x i8> %1127, <16 x i8> %1128, i32 2)
  %1130 = extractelement <4 x float> %1129, i32 0
  %1131 = extractelement <4 x float> %1129, i32 1
  %1132 = extractelement <4 x float> %1129, i32 2
  %1133 = extractelement <4 x float> %1129, i32 3
  %1134 = fmul float %1133, %1133
  %1135 = fmul float %1120, %106
  %1136 = fadd float %1135, %110
  %1137 = fmul float %1121, %107
  %1138 = fadd float %1137, %111
  %1139 = fmul float %1136, %1136
  %1140 = fmul float %1138, %1138
  %1141 = fadd float %1140, %1139
  %1142 = fadd float %1141, 1.000000e+00
  %1143 = call float @fabs(float %1142)
  %1144 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1143)
  %1145 = call float @llvm.minnum.f32(float %1144, float 0x47EFFFFFE0000000)
  %1146 = fmul float %1145, %1136
  %1147 = fmul float %1145, %1138
  %1148 = fmul float %1145, %1134
  %1149 = fmul float %1146, %1134
  %1150 = fsub float %1149, %101
  %1151 = fmul float %1147, %1134
  %1152 = fsub float %1151, %102
  %1153 = fsub float -0.000000e+00, %103
  %1154 = fsub float %1153, %1148
  %1155 = fmul float %1150, %1150
  %1156 = fmul float %1152, %1152
  %1157 = fadd float %1156, %1155
  %1158 = fmul float %1154, %1154
  %1159 = fadd float %1157, %1158
  %1160 = fmul float %32, %1159
  %1161 = fsub float 1.000000e+00, %1160
  %1162 = call float @llvm.AMDIL.clamp.(float %1161, float 0.000000e+00, float 1.000000e+00)
  %1163 = call float @fabs(float %1159)
  %1164 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1163)
  %1165 = call float @llvm.minnum.f32(float %1164, float 0x47EFFFFFE0000000)
  %1166 = fmul float %1165, %1150
  %1167 = fmul float %1165, %1152
  %1168 = fmul float %1165, %1154
  %1169 = fmul float %1166, %1130
  %1170 = fmul float %1167, %1131
  %1171 = fadd float %1170, %1169
  %1172 = fmul float %1168, %1132
  %1173 = fadd float %1171, %1172
  %1174 = fsub float %33, %1173
  %1175 = call float @llvm.AMDIL.clamp.(float %1174, float 0.000000e+00, float 1.000000e+00)
  %1176 = fmul float %1166, %68
  %1177 = fmul float %1167, %69
  %1178 = fadd float %1177, %1176
  %1179 = fmul float %1168, %70
  %1180 = fadd float %1178, %1179
  %1181 = fadd float %1180, %34
  %1182 = call float @llvm.AMDIL.clamp.(float %1181, float 0.000000e+00, float 1.000000e+00)
  %1183 = fmul float %1175, %1182
  %1184 = fmul float %1183, %1162
  %1185 = bitcast float %1120 to i32
  %1186 = bitcast float %1121 to i32
  %1187 = insertelement <4 x i32> undef, i32 %1185, i32 0
  %1188 = insertelement <4 x i32> %1187, i32 %1186, i32 1
  %1189 = insertelement <4 x i32> %1188, i32 0, i32 2
  %1190 = bitcast <8 x i32> %42 to <32 x i8>
  %1191 = bitcast <4 x i32> %44 to <16 x i8>
  %1192 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1189, <32 x i8> %1190, <16 x i8> %1191, i32 2)
  %1193 = extractelement <4 x float> %1192, i32 0
  %1194 = extractelement <4 x float> %1192, i32 1
  %1195 = extractelement <4 x float> %1192, i32 2
  %1196 = fmul float %1193, %1184
  %1197 = fadd float %1196, %1115
  %1198 = fmul float %1194, %1184
  %1199 = fadd float %1198, %1117
  %1200 = fmul float %1195, %1184
  %1201 = fadd float %1200, %1119
  %1202 = fmul float %87, 0x3FDBE76C80000000
  %1203 = fadd float %1202, %1020
  %1204 = fmul float %90, 0x3FDBE76C80000000
  %1205 = fadd float %1204, %1021
  %1206 = fmul float %87, 0x3FDBE76C80000000
  %1207 = fadd float %1206, %1020
  %1208 = fmul float %90, 0x3FDBE76C80000000
  %1209 = fadd float %1208, %1021
  %1210 = fmul float %1207, 0x3FE36C8B40000000
  %1211 = fadd float %1210, %51
  %1212 = fmul float %1209, 0x3FE36C8B40000000
  %1213 = fadd float %1212, %52
  %1214 = fmul float %1203, 0x3FE1604180000000
  %1215 = fadd float %1214, %51
  %1216 = fmul float %1205, 0x3FE1604180000000
  %1217 = fadd float %1216, %52
  %1218 = call float @llvm.AMDIL.clamp.(float %1215, float 0.000000e+00, float 1.000000e+00)
  %1219 = call float @llvm.AMDIL.clamp.(float %1217, float 0.000000e+00, float 1.000000e+00)
  %1220 = bitcast float %1218 to i32
  %1221 = bitcast float %1219 to i32
  %1222 = insertelement <4 x i32> undef, i32 %1220, i32 0
  %1223 = insertelement <4 x i32> %1222, i32 %1221, i32 1
  %1224 = insertelement <4 x i32> %1223, i32 0, i32 2
  %1225 = bitcast <8 x i32> %38 to <32 x i8>
  %1226 = bitcast <4 x i32> %40 to <16 x i8>
  %1227 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1224, <32 x i8> %1225, <16 x i8> %1226, i32 2)
  %1228 = extractelement <4 x float> %1227, i32 0
  %1229 = extractelement <4 x float> %1227, i32 1
  %1230 = extractelement <4 x float> %1227, i32 2
  %1231 = extractelement <4 x float> %1227, i32 3
  %1232 = fmul float %1231, %1231
  %1233 = fmul float %1218, %106
  %1234 = fadd float %1233, %110
  %1235 = fmul float %1219, %107
  %1236 = fadd float %1235, %111
  %1237 = fmul float %1234, %1234
  %1238 = fmul float %1236, %1236
  %1239 = fadd float %1238, %1237
  %1240 = fadd float %1239, 1.000000e+00
  %1241 = call float @fabs(float %1240)
  %1242 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1241)
  %1243 = call float @llvm.minnum.f32(float %1242, float 0x47EFFFFFE0000000)
  %1244 = fmul float %1243, %1234
  %1245 = fmul float %1243, %1236
  %1246 = fmul float %1243, %1232
  %1247 = fmul float %1244, %1232
  %1248 = fsub float %1247, %101
  %1249 = fmul float %1245, %1232
  %1250 = fsub float %1249, %102
  %1251 = fsub float -0.000000e+00, %103
  %1252 = fsub float %1251, %1246
  %1253 = fmul float %1248, %1248
  %1254 = fmul float %1250, %1250
  %1255 = fadd float %1254, %1253
  %1256 = fmul float %1252, %1252
  %1257 = fadd float %1255, %1256
  %1258 = fmul float %32, %1257
  %1259 = fsub float 1.000000e+00, %1258
  %1260 = call float @llvm.AMDIL.clamp.(float %1259, float 0.000000e+00, float 1.000000e+00)
  %1261 = call float @fabs(float %1257)
  %1262 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1261)
  %1263 = call float @llvm.minnum.f32(float %1262, float 0x47EFFFFFE0000000)
  %1264 = fmul float %1263, %1248
  %1265 = fmul float %1263, %1250
  %1266 = fmul float %1263, %1252
  %1267 = fmul float %1264, %1228
  %1268 = fmul float %1265, %1229
  %1269 = fadd float %1268, %1267
  %1270 = fmul float %1266, %1230
  %1271 = fadd float %1269, %1270
  %1272 = fsub float %33, %1271
  %1273 = call float @llvm.AMDIL.clamp.(float %1272, float 0.000000e+00, float 1.000000e+00)
  %1274 = fmul float %1264, %68
  %1275 = fmul float %1265, %69
  %1276 = fadd float %1275, %1274
  %1277 = fmul float %1266, %70
  %1278 = fadd float %1276, %1277
  %1279 = fadd float %1278, %34
  %1280 = call float @llvm.AMDIL.clamp.(float %1279, float 0.000000e+00, float 1.000000e+00)
  %1281 = fmul float %1273, %1280
  %1282 = fmul float %1281, %1260
  %1283 = bitcast float %1218 to i32
  %1284 = bitcast float %1219 to i32
  %1285 = insertelement <4 x i32> undef, i32 %1283, i32 0
  %1286 = insertelement <4 x i32> %1285, i32 %1284, i32 1
  %1287 = insertelement <4 x i32> %1286, i32 0, i32 2
  %1288 = bitcast <8 x i32> %42 to <32 x i8>
  %1289 = bitcast <4 x i32> %44 to <16 x i8>
  %1290 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1287, <32 x i8> %1288, <16 x i8> %1289, i32 2)
  %1291 = extractelement <4 x float> %1290, i32 0
  %1292 = extractelement <4 x float> %1290, i32 1
  %1293 = extractelement <4 x float> %1290, i32 2
  %1294 = fmul float %1291, %1282
  %1295 = fadd float %1294, %1197
  %1296 = fmul float %1292, %1282
  %1297 = fadd float %1296, %1199
  %1298 = fmul float %1293, %1282
  %1299 = fadd float %1298, %1201
  %1300 = call float @llvm.AMDIL.clamp.(float %1211, float 0.000000e+00, float 1.000000e+00)
  %1301 = call float @llvm.AMDIL.clamp.(float %1213, float 0.000000e+00, float 1.000000e+00)
  %1302 = bitcast float %1300 to i32
  %1303 = bitcast float %1301 to i32
  %1304 = insertelement <4 x i32> undef, i32 %1302, i32 0
  %1305 = insertelement <4 x i32> %1304, i32 %1303, i32 1
  %1306 = insertelement <4 x i32> %1305, i32 0, i32 2
  %1307 = bitcast <8 x i32> %38 to <32 x i8>
  %1308 = bitcast <4 x i32> %40 to <16 x i8>
  %1309 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1306, <32 x i8> %1307, <16 x i8> %1308, i32 2)
  %1310 = extractelement <4 x float> %1309, i32 0
  %1311 = extractelement <4 x float> %1309, i32 1
  %1312 = extractelement <4 x float> %1309, i32 2
  %1313 = extractelement <4 x float> %1309, i32 3
  %1314 = fmul float %1313, %1313
  %1315 = fmul float %1300, %106
  %1316 = fadd float %1315, %110
  %1317 = fmul float %1301, %107
  %1318 = fadd float %1317, %111
  %1319 = fmul float %1316, %1316
  %1320 = fmul float %1318, %1318
  %1321 = fadd float %1320, %1319
  %1322 = fadd float %1321, 1.000000e+00
  %1323 = call float @fabs(float %1322)
  %1324 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1323)
  %1325 = call float @llvm.minnum.f32(float %1324, float 0x47EFFFFFE0000000)
  %1326 = fmul float %1325, %1316
  %1327 = fmul float %1325, %1318
  %1328 = fmul float %1325, %1314
  %1329 = fmul float %1326, %1314
  %1330 = fsub float %1329, %101
  %1331 = fmul float %1327, %1314
  %1332 = fsub float %1331, %102
  %1333 = fsub float -0.000000e+00, %103
  %1334 = fsub float %1333, %1328
  %1335 = fmul float %1330, %1330
  %1336 = fmul float %1332, %1332
  %1337 = fadd float %1336, %1335
  %1338 = fmul float %1334, %1334
  %1339 = fadd float %1337, %1338
  %1340 = fmul float %32, %1339
  %1341 = fsub float 1.000000e+00, %1340
  %1342 = call float @llvm.AMDIL.clamp.(float %1341, float 0.000000e+00, float 1.000000e+00)
  %1343 = call float @fabs(float %1339)
  %1344 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1343)
  %1345 = call float @llvm.minnum.f32(float %1344, float 0x47EFFFFFE0000000)
  %1346 = fmul float %1345, %1330
  %1347 = fmul float %1345, %1332
  %1348 = fmul float %1345, %1334
  %1349 = fmul float %1346, %1310
  %1350 = fmul float %1347, %1311
  %1351 = fadd float %1350, %1349
  %1352 = fmul float %1348, %1312
  %1353 = fadd float %1351, %1352
  %1354 = fsub float %33, %1353
  %1355 = call float @llvm.AMDIL.clamp.(float %1354, float 0.000000e+00, float 1.000000e+00)
  %1356 = fmul float %1346, %68
  %1357 = fmul float %1347, %69
  %1358 = fadd float %1357, %1356
  %1359 = fmul float %1348, %70
  %1360 = fadd float %1358, %1359
  %1361 = fadd float %1360, %34
  %1362 = call float @llvm.AMDIL.clamp.(float %1361, float 0.000000e+00, float 1.000000e+00)
  %1363 = fmul float %1355, %1362
  %1364 = fmul float %1363, %1342
  %1365 = bitcast float %1300 to i32
  %1366 = bitcast float %1301 to i32
  %1367 = insertelement <4 x i32> undef, i32 %1365, i32 0
  %1368 = insertelement <4 x i32> %1367, i32 %1366, i32 1
  %1369 = insertelement <4 x i32> %1368, i32 0, i32 2
  %1370 = bitcast <8 x i32> %42 to <32 x i8>
  %1371 = bitcast <4 x i32> %44 to <16 x i8>
  %1372 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1369, <32 x i8> %1370, <16 x i8> %1371, i32 2)
  %1373 = extractelement <4 x float> %1372, i32 0
  %1374 = extractelement <4 x float> %1372, i32 1
  %1375 = extractelement <4 x float> %1372, i32 2
  %1376 = fmul float %1373, %1364
  %1377 = fadd float %1376, %1295
  %1378 = fmul float %1374, %1364
  %1379 = fadd float %1378, %1297
  %1380 = fmul float %1375, %1364
  %1381 = fadd float %1380, %1299
  %1382 = fmul float %88, 0xBFEE978D40000000
  %1383 = fmul float %87, 0x3FEE978D40000000
  %1384 = fmul float %87, 0x3F50624DE0000000
  %1385 = fsub float %1384, %88
  %1386 = fmul float %90, 0x3F50624DE0000000
  %1387 = fadd float %1386, %87
  %1388 = fmul float %87, 0x3F50624DE0000000
  %1389 = fsub float %1388, %88
  %1390 = fmul float %90, 0x3F50624DE0000000
  %1391 = fadd float %1390, %87
  %1392 = fmul float %1389, 0x3FE6E978E0000000
  %1393 = fadd float %1392, %51
  %1394 = fmul float %1391, 0x3FE6E978E0000000
  %1395 = fadd float %1394, %52
  %1396 = fmul float %1385, 0x3FC9168720000000
  %1397 = fadd float %1396, %51
  %1398 = fmul float %1387, 0x3FC9168720000000
  %1399 = fadd float %1398, %52
  %1400 = call float @llvm.AMDIL.clamp.(float %1397, float 0.000000e+00, float 1.000000e+00)
  %1401 = call float @llvm.AMDIL.clamp.(float %1399, float 0.000000e+00, float 1.000000e+00)
  %1402 = bitcast float %1400 to i32
  %1403 = bitcast float %1401 to i32
  %1404 = insertelement <4 x i32> undef, i32 %1402, i32 0
  %1405 = insertelement <4 x i32> %1404, i32 %1403, i32 1
  %1406 = insertelement <4 x i32> %1405, i32 0, i32 2
  %1407 = bitcast <8 x i32> %38 to <32 x i8>
  %1408 = bitcast <4 x i32> %40 to <16 x i8>
  %1409 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1406, <32 x i8> %1407, <16 x i8> %1408, i32 2)
  %1410 = extractelement <4 x float> %1409, i32 0
  %1411 = extractelement <4 x float> %1409, i32 1
  %1412 = extractelement <4 x float> %1409, i32 2
  %1413 = extractelement <4 x float> %1409, i32 3
  %1414 = fmul float %1413, %1413
  %1415 = fmul float %1400, %106
  %1416 = fadd float %1415, %110
  %1417 = fmul float %1401, %107
  %1418 = fadd float %1417, %111
  %1419 = fmul float %1416, %1416
  %1420 = fmul float %1418, %1418
  %1421 = fadd float %1420, %1419
  %1422 = fadd float %1421, 1.000000e+00
  %1423 = call float @fabs(float %1422)
  %1424 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1423)
  %1425 = call float @llvm.minnum.f32(float %1424, float 0x47EFFFFFE0000000)
  %1426 = fmul float %1425, %1416
  %1427 = fmul float %1425, %1418
  %1428 = fmul float %1425, %1414
  %1429 = fmul float %1426, %1414
  %1430 = fsub float %1429, %101
  %1431 = fmul float %1427, %1414
  %1432 = fsub float %1431, %102
  %1433 = fsub float -0.000000e+00, %103
  %1434 = fsub float %1433, %1428
  %1435 = fmul float %1430, %1430
  %1436 = fmul float %1432, %1432
  %1437 = fadd float %1436, %1435
  %1438 = fmul float %1434, %1434
  %1439 = fadd float %1437, %1438
  %1440 = fmul float %32, %1439
  %1441 = fsub float 1.000000e+00, %1440
  %1442 = call float @llvm.AMDIL.clamp.(float %1441, float 0.000000e+00, float 1.000000e+00)
  %1443 = call float @fabs(float %1439)
  %1444 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1443)
  %1445 = call float @llvm.minnum.f32(float %1444, float 0x47EFFFFFE0000000)
  %1446 = fmul float %1445, %1430
  %1447 = fmul float %1445, %1432
  %1448 = fmul float %1445, %1434
  %1449 = fmul float %1446, %1410
  %1450 = fmul float %1447, %1411
  %1451 = fadd float %1450, %1449
  %1452 = fmul float %1448, %1412
  %1453 = fadd float %1451, %1452
  %1454 = fsub float %33, %1453
  %1455 = call float @llvm.AMDIL.clamp.(float %1454, float 0.000000e+00, float 1.000000e+00)
  %1456 = fmul float %1446, %68
  %1457 = fmul float %1447, %69
  %1458 = fadd float %1457, %1456
  %1459 = fmul float %1448, %70
  %1460 = fadd float %1458, %1459
  %1461 = fadd float %1460, %34
  %1462 = call float @llvm.AMDIL.clamp.(float %1461, float 0.000000e+00, float 1.000000e+00)
  %1463 = fmul float %1455, %1462
  %1464 = fmul float %1463, %1442
  %1465 = bitcast float %1400 to i32
  %1466 = bitcast float %1401 to i32
  %1467 = insertelement <4 x i32> undef, i32 %1465, i32 0
  %1468 = insertelement <4 x i32> %1467, i32 %1466, i32 1
  %1469 = insertelement <4 x i32> %1468, i32 0, i32 2
  %1470 = bitcast <8 x i32> %42 to <32 x i8>
  %1471 = bitcast <4 x i32> %44 to <16 x i8>
  %1472 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1469, <32 x i8> %1470, <16 x i8> %1471, i32 2)
  %1473 = extractelement <4 x float> %1472, i32 0
  %1474 = extractelement <4 x float> %1472, i32 1
  %1475 = extractelement <4 x float> %1472, i32 2
  %1476 = fmul float %1473, %1464
  %1477 = fadd float %1476, %1377
  %1478 = fmul float %1474, %1464
  %1479 = fadd float %1478, %1379
  %1480 = fmul float %1475, %1464
  %1481 = fadd float %1480, %1381
  %1482 = call float @llvm.AMDIL.clamp.(float %1393, float 0.000000e+00, float 1.000000e+00)
  %1483 = call float @llvm.AMDIL.clamp.(float %1395, float 0.000000e+00, float 1.000000e+00)
  %1484 = bitcast float %1482 to i32
  %1485 = bitcast float %1483 to i32
  %1486 = insertelement <4 x i32> undef, i32 %1484, i32 0
  %1487 = insertelement <4 x i32> %1486, i32 %1485, i32 1
  %1488 = insertelement <4 x i32> %1487, i32 0, i32 2
  %1489 = bitcast <8 x i32> %38 to <32 x i8>
  %1490 = bitcast <4 x i32> %40 to <16 x i8>
  %1491 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1488, <32 x i8> %1489, <16 x i8> %1490, i32 2)
  %1492 = extractelement <4 x float> %1491, i32 0
  %1493 = extractelement <4 x float> %1491, i32 1
  %1494 = extractelement <4 x float> %1491, i32 2
  %1495 = extractelement <4 x float> %1491, i32 3
  %1496 = fmul float %1495, %1495
  %1497 = fmul float %1482, %106
  %1498 = fadd float %1497, %110
  %1499 = fmul float %1483, %107
  %1500 = fadd float %1499, %111
  %1501 = fmul float %1498, %1498
  %1502 = fmul float %1500, %1500
  %1503 = fadd float %1502, %1501
  %1504 = fadd float %1503, 1.000000e+00
  %1505 = call float @fabs(float %1504)
  %1506 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1505)
  %1507 = call float @llvm.minnum.f32(float %1506, float 0x47EFFFFFE0000000)
  %1508 = fmul float %1507, %1498
  %1509 = fmul float %1507, %1500
  %1510 = fmul float %1507, %1496
  %1511 = fmul float %1508, %1496
  %1512 = fsub float %1511, %101
  %1513 = fmul float %1509, %1496
  %1514 = fsub float %1513, %102
  %1515 = fsub float -0.000000e+00, %103
  %1516 = fsub float %1515, %1510
  %1517 = fmul float %1512, %1512
  %1518 = fmul float %1514, %1514
  %1519 = fadd float %1518, %1517
  %1520 = fmul float %1516, %1516
  %1521 = fadd float %1519, %1520
  %1522 = fmul float %32, %1521
  %1523 = fsub float 1.000000e+00, %1522
  %1524 = call float @llvm.AMDIL.clamp.(float %1523, float 0.000000e+00, float 1.000000e+00)
  %1525 = call float @fabs(float %1521)
  %1526 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1525)
  %1527 = call float @llvm.minnum.f32(float %1526, float 0x47EFFFFFE0000000)
  %1528 = fmul float %1527, %1512
  %1529 = fmul float %1527, %1514
  %1530 = fmul float %1527, %1516
  %1531 = fmul float %1528, %1492
  %1532 = fmul float %1529, %1493
  %1533 = fadd float %1532, %1531
  %1534 = fmul float %1530, %1494
  %1535 = fadd float %1533, %1534
  %1536 = fsub float %33, %1535
  %1537 = call float @llvm.AMDIL.clamp.(float %1536, float 0.000000e+00, float 1.000000e+00)
  %1538 = fmul float %1528, %68
  %1539 = fmul float %1529, %69
  %1540 = fadd float %1539, %1538
  %1541 = fmul float %1530, %70
  %1542 = fadd float %1540, %1541
  %1543 = fadd float %1542, %34
  %1544 = call float @llvm.AMDIL.clamp.(float %1543, float 0.000000e+00, float 1.000000e+00)
  %1545 = fmul float %1537, %1544
  %1546 = fmul float %1545, %1524
  %1547 = bitcast float %1482 to i32
  %1548 = bitcast float %1483 to i32
  %1549 = insertelement <4 x i32> undef, i32 %1547, i32 0
  %1550 = insertelement <4 x i32> %1549, i32 %1548, i32 1
  %1551 = insertelement <4 x i32> %1550, i32 0, i32 2
  %1552 = bitcast <8 x i32> %42 to <32 x i8>
  %1553 = bitcast <4 x i32> %44 to <16 x i8>
  %1554 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1551, <32 x i8> %1552, <16 x i8> %1553, i32 2)
  %1555 = extractelement <4 x float> %1554, i32 0
  %1556 = extractelement <4 x float> %1554, i32 1
  %1557 = extractelement <4 x float> %1554, i32 2
  %1558 = fmul float %1555, %1546
  %1559 = fadd float %1558, %1477
  %1560 = fmul float %1556, %1546
  %1561 = fadd float %1560, %1479
  %1562 = fmul float %1557, %1546
  %1563 = fadd float %1562, %1481
  %1564 = fmul float %87, 0xBFD2C08320000000
  %1565 = fadd float %1564, %1382
  %1566 = fmul float %90, 0xBFD2C08320000000
  %1567 = fadd float %1566, %1383
  %1568 = fmul float %87, 0xBFD2C08320000000
  %1569 = fadd float %1568, %1382
  %1570 = fmul float %90, 0xBFD2C08320000000
  %1571 = fadd float %1570, %1383
  %1572 = fmul float %1569, 0x3FE224DD20000000
  %1573 = fadd float %1572, %51
  %1574 = fmul float %1571, 0x3FE224DD20000000
  %1575 = fadd float %1574, %52
  %1576 = fmul float %1565, 0x3FCB020C40000000
  %1577 = fadd float %1576, %51
  %1578 = fmul float %1567, 0x3FCB020C40000000
  %1579 = fadd float %1578, %52
  %1580 = call float @llvm.AMDIL.clamp.(float %1577, float 0.000000e+00, float 1.000000e+00)
  %1581 = call float @llvm.AMDIL.clamp.(float %1579, float 0.000000e+00, float 1.000000e+00)
  %1582 = bitcast float %1580 to i32
  %1583 = bitcast float %1581 to i32
  %1584 = insertelement <4 x i32> undef, i32 %1582, i32 0
  %1585 = insertelement <4 x i32> %1584, i32 %1583, i32 1
  %1586 = insertelement <4 x i32> %1585, i32 0, i32 2
  %1587 = bitcast <8 x i32> %38 to <32 x i8>
  %1588 = bitcast <4 x i32> %40 to <16 x i8>
  %1589 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1586, <32 x i8> %1587, <16 x i8> %1588, i32 2)
  %1590 = extractelement <4 x float> %1589, i32 0
  %1591 = extractelement <4 x float> %1589, i32 1
  %1592 = extractelement <4 x float> %1589, i32 2
  %1593 = extractelement <4 x float> %1589, i32 3
  %1594 = fmul float %1593, %1593
  %1595 = fmul float %1580, %106
  %1596 = fadd float %1595, %110
  %1597 = fmul float %1581, %107
  %1598 = fadd float %1597, %111
  %1599 = fmul float %1596, %1596
  %1600 = fmul float %1598, %1598
  %1601 = fadd float %1600, %1599
  %1602 = fadd float %1601, 1.000000e+00
  %1603 = call float @fabs(float %1602)
  %1604 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1603)
  %1605 = call float @llvm.minnum.f32(float %1604, float 0x47EFFFFFE0000000)
  %1606 = fmul float %1605, %1596
  %1607 = fmul float %1605, %1598
  %1608 = fmul float %1605, %1594
  %1609 = fmul float %1606, %1594
  %1610 = fsub float %1609, %101
  %1611 = fmul float %1607, %1594
  %1612 = fsub float %1611, %102
  %1613 = fsub float -0.000000e+00, %103
  %1614 = fsub float %1613, %1608
  %1615 = fmul float %1610, %1610
  %1616 = fmul float %1612, %1612
  %1617 = fadd float %1616, %1615
  %1618 = fmul float %1614, %1614
  %1619 = fadd float %1617, %1618
  %1620 = fmul float %32, %1619
  %1621 = fsub float 1.000000e+00, %1620
  %1622 = call float @llvm.AMDIL.clamp.(float %1621, float 0.000000e+00, float 1.000000e+00)
  %1623 = call float @fabs(float %1619)
  %1624 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1623)
  %1625 = call float @llvm.minnum.f32(float %1624, float 0x47EFFFFFE0000000)
  %1626 = fmul float %1625, %1610
  %1627 = fmul float %1625, %1612
  %1628 = fmul float %1625, %1614
  %1629 = fmul float %1626, %1590
  %1630 = fmul float %1627, %1591
  %1631 = fadd float %1630, %1629
  %1632 = fmul float %1628, %1592
  %1633 = fadd float %1631, %1632
  %1634 = fsub float %33, %1633
  %1635 = call float @llvm.AMDIL.clamp.(float %1634, float 0.000000e+00, float 1.000000e+00)
  %1636 = fmul float %1626, %68
  %1637 = fmul float %1627, %69
  %1638 = fadd float %1637, %1636
  %1639 = fmul float %1628, %70
  %1640 = fadd float %1638, %1639
  %1641 = fadd float %1640, %34
  %1642 = call float @llvm.AMDIL.clamp.(float %1641, float 0.000000e+00, float 1.000000e+00)
  %1643 = fmul float %1635, %1642
  %1644 = fmul float %1643, %1622
  %1645 = bitcast float %1580 to i32
  %1646 = bitcast float %1581 to i32
  %1647 = insertelement <4 x i32> undef, i32 %1645, i32 0
  %1648 = insertelement <4 x i32> %1647, i32 %1646, i32 1
  %1649 = insertelement <4 x i32> %1648, i32 0, i32 2
  %1650 = bitcast <8 x i32> %42 to <32 x i8>
  %1651 = bitcast <4 x i32> %44 to <16 x i8>
  %1652 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1649, <32 x i8> %1650, <16 x i8> %1651, i32 2)
  %1653 = extractelement <4 x float> %1652, i32 0
  %1654 = extractelement <4 x float> %1652, i32 1
  %1655 = extractelement <4 x float> %1652, i32 2
  %1656 = fmul float %1653, %1644
  %1657 = fadd float %1656, %1559
  %1658 = fmul float %1654, %1644
  %1659 = fadd float %1658, %1561
  %1660 = fmul float %1655, %1644
  %1661 = fadd float %1660, %1563
  %1662 = call float @llvm.AMDIL.clamp.(float %1573, float 0.000000e+00, float 1.000000e+00)
  %1663 = call float @llvm.AMDIL.clamp.(float %1575, float 0.000000e+00, float 1.000000e+00)
  %1664 = bitcast float %1662 to i32
  %1665 = bitcast float %1663 to i32
  %1666 = insertelement <4 x i32> undef, i32 %1664, i32 0
  %1667 = insertelement <4 x i32> %1666, i32 %1665, i32 1
  %1668 = insertelement <4 x i32> %1667, i32 0, i32 2
  %1669 = bitcast <8 x i32> %38 to <32 x i8>
  %1670 = bitcast <4 x i32> %40 to <16 x i8>
  %1671 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1668, <32 x i8> %1669, <16 x i8> %1670, i32 2)
  %1672 = extractelement <4 x float> %1671, i32 0
  %1673 = extractelement <4 x float> %1671, i32 1
  %1674 = extractelement <4 x float> %1671, i32 2
  %1675 = extractelement <4 x float> %1671, i32 3
  %1676 = fmul float %1675, %1675
  %1677 = fmul float %1662, %106
  %1678 = fadd float %1677, %110
  %1679 = fmul float %1663, %107
  %1680 = fadd float %1679, %111
  %1681 = fmul float %1678, %1678
  %1682 = fmul float %1680, %1680
  %1683 = fadd float %1682, %1681
  %1684 = fadd float %1683, 1.000000e+00
  %1685 = call float @fabs(float %1684)
  %1686 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1685)
  %1687 = call float @llvm.minnum.f32(float %1686, float 0x47EFFFFFE0000000)
  %1688 = fmul float %1687, %1678
  %1689 = fmul float %1687, %1680
  %1690 = fmul float %1687, %1676
  %1691 = fmul float %1688, %1676
  %1692 = fsub float %1691, %101
  %1693 = fmul float %1689, %1676
  %1694 = fsub float %1693, %102
  %1695 = fsub float -0.000000e+00, %103
  %1696 = fsub float %1695, %1690
  %1697 = fmul float %1692, %1692
  %1698 = fmul float %1694, %1694
  %1699 = fadd float %1698, %1697
  %1700 = fmul float %1696, %1696
  %1701 = fadd float %1699, %1700
  %1702 = fmul float %32, %1701
  %1703 = fsub float 1.000000e+00, %1702
  %1704 = call float @llvm.AMDIL.clamp.(float %1703, float 0.000000e+00, float 1.000000e+00)
  %1705 = call float @fabs(float %1701)
  %1706 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1705)
  %1707 = call float @llvm.minnum.f32(float %1706, float 0x47EFFFFFE0000000)
  %1708 = fmul float %1707, %1692
  %1709 = fmul float %1707, %1694
  %1710 = fmul float %1707, %1696
  %1711 = fmul float %1708, %1672
  %1712 = fmul float %1709, %1673
  %1713 = fadd float %1712, %1711
  %1714 = fmul float %1710, %1674
  %1715 = fadd float %1713, %1714
  %1716 = fsub float %33, %1715
  %1717 = call float @llvm.AMDIL.clamp.(float %1716, float 0.000000e+00, float 1.000000e+00)
  %1718 = fmul float %1708, %68
  %1719 = fmul float %1709, %69
  %1720 = fadd float %1719, %1718
  %1721 = fmul float %1710, %70
  %1722 = fadd float %1720, %1721
  %1723 = fadd float %1722, %34
  %1724 = call float @llvm.AMDIL.clamp.(float %1723, float 0.000000e+00, float 1.000000e+00)
  %1725 = fmul float %1717, %1724
  %1726 = fmul float %1725, %1704
  %1727 = bitcast float %1662 to i32
  %1728 = bitcast float %1663 to i32
  %1729 = insertelement <4 x i32> undef, i32 %1727, i32 0
  %1730 = insertelement <4 x i32> %1729, i32 %1728, i32 1
  %1731 = insertelement <4 x i32> %1730, i32 0, i32 2
  %1732 = bitcast <8 x i32> %42 to <32 x i8>
  %1733 = bitcast <4 x i32> %44 to <16 x i8>
  %1734 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1731, <32 x i8> %1732, <16 x i8> %1733, i32 2)
  %1735 = extractelement <4 x float> %1734, i32 0
  %1736 = extractelement <4 x float> %1734, i32 1
  %1737 = extractelement <4 x float> %1734, i32 2
  %1738 = fmul float %1735, %1726
  %1739 = fadd float %1738, %1657
  %1740 = fmul float %1736, %1726
  %1741 = fadd float %1740, %1659
  %1742 = fmul float %1737, %1726
  %1743 = fadd float %1742, %1661
  %1744 = fmul float %88, 0xBFEB9DB220000000
  %1745 = fmul float %87, 0x3FEB9DB220000000
  %1746 = fmul float %88, 0xBFE66E9780000000
  %1747 = fmul float %87, 0x3FE66E9780000000
  %1748 = fmul float %87, 0xBFE03126E0000000
  %1749 = fadd float %1748, %1744
  %1750 = fmul float %90, 0xBFE03126E0000000
  %1751 = fadd float %1750, %1745
  %1752 = fmul float %87, 0xBFE03126E0000000
  %1753 = fadd float %1752, %1744
  %1754 = fmul float %90, 0xBFE03126E0000000
  %1755 = fadd float %1754, %1745
  %1756 = fmul float %1753, 0x3FE4ED9160000000
  %1757 = fadd float %1756, %51
  %1758 = fmul float %1755, 0x3FE4ED9160000000
  %1759 = fadd float %1758, %52
  %1760 = fmul float %1749, 0x3FD2B020C0000000
  %1761 = fadd float %1760, %51
  %1762 = fmul float %1751, 0x3FD2B020C0000000
  %1763 = fadd float %1762, %52
  %1764 = call float @llvm.AMDIL.clamp.(float %1761, float 0.000000e+00, float 1.000000e+00)
  %1765 = call float @llvm.AMDIL.clamp.(float %1763, float 0.000000e+00, float 1.000000e+00)
  %1766 = bitcast float %1764 to i32
  %1767 = bitcast float %1765 to i32
  %1768 = insertelement <4 x i32> undef, i32 %1766, i32 0
  %1769 = insertelement <4 x i32> %1768, i32 %1767, i32 1
  %1770 = insertelement <4 x i32> %1769, i32 0, i32 2
  %1771 = bitcast <8 x i32> %38 to <32 x i8>
  %1772 = bitcast <4 x i32> %40 to <16 x i8>
  %1773 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1770, <32 x i8> %1771, <16 x i8> %1772, i32 2)
  %1774 = extractelement <4 x float> %1773, i32 0
  %1775 = extractelement <4 x float> %1773, i32 1
  %1776 = extractelement <4 x float> %1773, i32 2
  %1777 = extractelement <4 x float> %1773, i32 3
  %1778 = fmul float %1777, %1777
  %1779 = fmul float %1764, %106
  %1780 = fadd float %1779, %110
  %1781 = fmul float %1765, %107
  %1782 = fadd float %1781, %111
  %1783 = fmul float %1780, %1780
  %1784 = fmul float %1782, %1782
  %1785 = fadd float %1784, %1783
  %1786 = fadd float %1785, 1.000000e+00
  %1787 = call float @fabs(float %1786)
  %1788 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1787)
  %1789 = call float @llvm.minnum.f32(float %1788, float 0x47EFFFFFE0000000)
  %1790 = fmul float %1789, %1780
  %1791 = fmul float %1789, %1782
  %1792 = fmul float %1789, %1778
  %1793 = fmul float %1790, %1778
  %1794 = fsub float %1793, %101
  %1795 = fmul float %1791, %1778
  %1796 = fsub float %1795, %102
  %1797 = fsub float -0.000000e+00, %103
  %1798 = fsub float %1797, %1792
  %1799 = fmul float %1794, %1794
  %1800 = fmul float %1796, %1796
  %1801 = fadd float %1800, %1799
  %1802 = fmul float %1798, %1798
  %1803 = fadd float %1801, %1802
  %1804 = fmul float %32, %1803
  %1805 = fsub float 1.000000e+00, %1804
  %1806 = call float @llvm.AMDIL.clamp.(float %1805, float 0.000000e+00, float 1.000000e+00)
  %1807 = call float @fabs(float %1803)
  %1808 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1807)
  %1809 = call float @llvm.minnum.f32(float %1808, float 0x47EFFFFFE0000000)
  %1810 = fmul float %1809, %1794
  %1811 = fmul float %1809, %1796
  %1812 = fmul float %1809, %1798
  %1813 = fmul float %1810, %1774
  %1814 = fmul float %1811, %1775
  %1815 = fadd float %1814, %1813
  %1816 = fmul float %1812, %1776
  %1817 = fadd float %1815, %1816
  %1818 = fsub float %33, %1817
  %1819 = call float @llvm.AMDIL.clamp.(float %1818, float 0.000000e+00, float 1.000000e+00)
  %1820 = fmul float %1810, %68
  %1821 = fmul float %1811, %69
  %1822 = fadd float %1821, %1820
  %1823 = fmul float %1812, %70
  %1824 = fadd float %1822, %1823
  %1825 = fadd float %1824, %34
  %1826 = call float @llvm.AMDIL.clamp.(float %1825, float 0.000000e+00, float 1.000000e+00)
  %1827 = fmul float %1819, %1826
  %1828 = fmul float %1827, %1806
  %1829 = bitcast float %1764 to i32
  %1830 = bitcast float %1765 to i32
  %1831 = insertelement <4 x i32> undef, i32 %1829, i32 0
  %1832 = insertelement <4 x i32> %1831, i32 %1830, i32 1
  %1833 = insertelement <4 x i32> %1832, i32 0, i32 2
  %1834 = bitcast <8 x i32> %42 to <32 x i8>
  %1835 = bitcast <4 x i32> %44 to <16 x i8>
  %1836 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1833, <32 x i8> %1834, <16 x i8> %1835, i32 2)
  %1837 = extractelement <4 x float> %1836, i32 0
  %1838 = extractelement <4 x float> %1836, i32 1
  %1839 = extractelement <4 x float> %1836, i32 2
  %1840 = fmul float %1837, %1828
  %1841 = fadd float %1840, %1739
  %1842 = fmul float %1838, %1828
  %1843 = fadd float %1842, %1741
  %1844 = fmul float %1839, %1828
  %1845 = fadd float %1844, %1743
  %1846 = call float @llvm.AMDIL.clamp.(float %1757, float 0.000000e+00, float 1.000000e+00)
  %1847 = call float @llvm.AMDIL.clamp.(float %1759, float 0.000000e+00, float 1.000000e+00)
  %1848 = bitcast float %1846 to i32
  %1849 = bitcast float %1847 to i32
  %1850 = insertelement <4 x i32> undef, i32 %1848, i32 0
  %1851 = insertelement <4 x i32> %1850, i32 %1849, i32 1
  %1852 = insertelement <4 x i32> %1851, i32 0, i32 2
  %1853 = bitcast <8 x i32> %38 to <32 x i8>
  %1854 = bitcast <4 x i32> %40 to <16 x i8>
  %1855 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1852, <32 x i8> %1853, <16 x i8> %1854, i32 2)
  %1856 = extractelement <4 x float> %1855, i32 0
  %1857 = extractelement <4 x float> %1855, i32 1
  %1858 = extractelement <4 x float> %1855, i32 2
  %1859 = extractelement <4 x float> %1855, i32 3
  %1860 = fmul float %1859, %1859
  %1861 = fmul float %1846, %106
  %1862 = fadd float %1861, %110
  %1863 = fmul float %1847, %107
  %1864 = fadd float %1863, %111
  %1865 = fmul float %1862, %1862
  %1866 = fmul float %1864, %1864
  %1867 = fadd float %1866, %1865
  %1868 = fadd float %1867, 1.000000e+00
  %1869 = call float @fabs(float %1868)
  %1870 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1869)
  %1871 = call float @llvm.minnum.f32(float %1870, float 0x47EFFFFFE0000000)
  %1872 = fmul float %1871, %1862
  %1873 = fmul float %1871, %1864
  %1874 = fmul float %1871, %1860
  %1875 = fmul float %1872, %1860
  %1876 = fsub float %1875, %101
  %1877 = fmul float %1873, %1860
  %1878 = fsub float %1877, %102
  %1879 = fsub float -0.000000e+00, %103
  %1880 = fsub float %1879, %1874
  %1881 = fmul float %1876, %1876
  %1882 = fmul float %1878, %1878
  %1883 = fadd float %1882, %1881
  %1884 = fmul float %1880, %1880
  %1885 = fadd float %1883, %1884
  %1886 = fmul float %32, %1885
  %1887 = fsub float 1.000000e+00, %1886
  %1888 = call float @llvm.AMDIL.clamp.(float %1887, float 0.000000e+00, float 1.000000e+00)
  %1889 = call float @fabs(float %1885)
  %1890 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1889)
  %1891 = call float @llvm.minnum.f32(float %1890, float 0x47EFFFFFE0000000)
  %1892 = fmul float %1891, %1876
  %1893 = fmul float %1891, %1878
  %1894 = fmul float %1891, %1880
  %1895 = fmul float %1892, %1856
  %1896 = fmul float %1893, %1857
  %1897 = fadd float %1896, %1895
  %1898 = fmul float %1894, %1858
  %1899 = fadd float %1897, %1898
  %1900 = fsub float %33, %1899
  %1901 = call float @llvm.AMDIL.clamp.(float %1900, float 0.000000e+00, float 1.000000e+00)
  %1902 = fmul float %1892, %68
  %1903 = fmul float %1893, %69
  %1904 = fadd float %1903, %1902
  %1905 = fmul float %1894, %70
  %1906 = fadd float %1904, %1905
  %1907 = fadd float %1906, %34
  %1908 = call float @llvm.AMDIL.clamp.(float %1907, float 0.000000e+00, float 1.000000e+00)
  %1909 = fmul float %1901, %1908
  %1910 = fmul float %1909, %1888
  %1911 = bitcast float %1846 to i32
  %1912 = bitcast float %1847 to i32
  %1913 = insertelement <4 x i32> undef, i32 %1911, i32 0
  %1914 = insertelement <4 x i32> %1913, i32 %1912, i32 1
  %1915 = insertelement <4 x i32> %1914, i32 0, i32 2
  %1916 = bitcast <8 x i32> %42 to <32 x i8>
  %1917 = bitcast <4 x i32> %44 to <16 x i8>
  %1918 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1915, <32 x i8> %1916, <16 x i8> %1917, i32 2)
  %1919 = extractelement <4 x float> %1918, i32 0
  %1920 = extractelement <4 x float> %1918, i32 1
  %1921 = extractelement <4 x float> %1918, i32 2
  %1922 = fmul float %1919, %1910
  %1923 = fadd float %1922, %1841
  %1924 = fmul float %1920, %1910
  %1925 = fadd float %1924, %1843
  %1926 = fmul float %1921, %1910
  %1927 = fadd float %1926, %1845
  %1928 = fmul float %87, 0xBFE6D0E560000000
  %1929 = fadd float %1928, %1746
  %1930 = fmul float %90, 0xBFE6D0E560000000
  %1931 = fadd float %1930, %1747
  %1932 = fmul float %87, 0xBFE6D0E560000000
  %1933 = fadd float %1932, %1746
  %1934 = fmul float %90, 0xBFE6D0E560000000
  %1935 = fadd float %1934, %1747
  %1936 = fmul float %1933, 0x3FE9810620000000
  %1937 = fadd float %1936, %51
  %1938 = fmul float %1935, 0x3FE9810620000000
  %1939 = fadd float %1938, %52
  %1940 = fmul float %1929, 0x3FD0A3D700000000
  %1941 = fadd float %1940, %51
  %1942 = fmul float %1931, 0x3FD0A3D700000000
  %1943 = fadd float %1942, %52
  %1944 = call float @llvm.AMDIL.clamp.(float %1941, float 0.000000e+00, float 1.000000e+00)
  %1945 = call float @llvm.AMDIL.clamp.(float %1943, float 0.000000e+00, float 1.000000e+00)
  %1946 = bitcast float %1944 to i32
  %1947 = bitcast float %1945 to i32
  %1948 = insertelement <4 x i32> undef, i32 %1946, i32 0
  %1949 = insertelement <4 x i32> %1948, i32 %1947, i32 1
  %1950 = insertelement <4 x i32> %1949, i32 0, i32 2
  %1951 = bitcast <8 x i32> %38 to <32 x i8>
  %1952 = bitcast <4 x i32> %40 to <16 x i8>
  %1953 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1950, <32 x i8> %1951, <16 x i8> %1952, i32 2)
  %1954 = extractelement <4 x float> %1953, i32 0
  %1955 = extractelement <4 x float> %1953, i32 1
  %1956 = extractelement <4 x float> %1953, i32 2
  %1957 = extractelement <4 x float> %1953, i32 3
  %1958 = fmul float %1957, %1957
  %1959 = fmul float %1944, %106
  %1960 = fadd float %1959, %110
  %1961 = fmul float %1945, %107
  %1962 = fadd float %1961, %111
  %1963 = fmul float %1960, %1960
  %1964 = fmul float %1962, %1962
  %1965 = fadd float %1964, %1963
  %1966 = fadd float %1965, 1.000000e+00
  %1967 = call float @fabs(float %1966)
  %1968 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1967)
  %1969 = call float @llvm.minnum.f32(float %1968, float 0x47EFFFFFE0000000)
  %1970 = fmul float %1969, %1960
  %1971 = fmul float %1969, %1962
  %1972 = fmul float %1969, %1958
  %1973 = fmul float %1970, %1958
  %1974 = fsub float %1973, %101
  %1975 = fmul float %1971, %1958
  %1976 = fsub float %1975, %102
  %1977 = fsub float -0.000000e+00, %103
  %1978 = fsub float %1977, %1972
  %1979 = fmul float %1974, %1974
  %1980 = fmul float %1976, %1976
  %1981 = fadd float %1980, %1979
  %1982 = fmul float %1978, %1978
  %1983 = fadd float %1981, %1982
  %1984 = fmul float %32, %1983
  %1985 = fsub float 1.000000e+00, %1984
  %1986 = call float @llvm.AMDIL.clamp.(float %1985, float 0.000000e+00, float 1.000000e+00)
  %1987 = call float @fabs(float %1983)
  %1988 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1987)
  %1989 = call float @llvm.minnum.f32(float %1988, float 0x47EFFFFFE0000000)
  %1990 = fmul float %1989, %1974
  %1991 = fmul float %1989, %1976
  %1992 = fmul float %1989, %1978
  %1993 = fmul float %1990, %1954
  %1994 = fmul float %1991, %1955
  %1995 = fadd float %1994, %1993
  %1996 = fmul float %1992, %1956
  %1997 = fadd float %1995, %1996
  %1998 = fsub float %33, %1997
  %1999 = call float @llvm.AMDIL.clamp.(float %1998, float 0.000000e+00, float 1.000000e+00)
  %2000 = fmul float %1990, %68
  %2001 = fmul float %1991, %69
  %2002 = fadd float %2001, %2000
  %2003 = fmul float %1992, %70
  %2004 = fadd float %2002, %2003
  %2005 = fadd float %2004, %34
  %2006 = call float @llvm.AMDIL.clamp.(float %2005, float 0.000000e+00, float 1.000000e+00)
  %2007 = fmul float %1999, %2006
  %2008 = fmul float %2007, %1986
  %2009 = bitcast float %1944 to i32
  %2010 = bitcast float %1945 to i32
  %2011 = insertelement <4 x i32> undef, i32 %2009, i32 0
  %2012 = insertelement <4 x i32> %2011, i32 %2010, i32 1
  %2013 = insertelement <4 x i32> %2012, i32 0, i32 2
  %2014 = bitcast <8 x i32> %42 to <32 x i8>
  %2015 = bitcast <4 x i32> %44 to <16 x i8>
  %2016 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2013, <32 x i8> %2014, <16 x i8> %2015, i32 2)
  %2017 = extractelement <4 x float> %2016, i32 0
  %2018 = extractelement <4 x float> %2016, i32 1
  %2019 = extractelement <4 x float> %2016, i32 2
  %2020 = fmul float %2017, %2008
  %2021 = fadd float %2020, %1923
  %2022 = fmul float %2018, %2008
  %2023 = fadd float %2022, %1925
  %2024 = fmul float %2019, %2008
  %2025 = fadd float %2024, %1927
  %2026 = call float @llvm.AMDIL.clamp.(float %1937, float 0.000000e+00, float 1.000000e+00)
  %2027 = call float @llvm.AMDIL.clamp.(float %1939, float 0.000000e+00, float 1.000000e+00)
  %2028 = bitcast float %2026 to i32
  %2029 = bitcast float %2027 to i32
  %2030 = insertelement <4 x i32> undef, i32 %2028, i32 0
  %2031 = insertelement <4 x i32> %2030, i32 %2029, i32 1
  %2032 = insertelement <4 x i32> %2031, i32 0, i32 2
  %2033 = bitcast <8 x i32> %38 to <32 x i8>
  %2034 = bitcast <4 x i32> %40 to <16 x i8>
  %2035 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2032, <32 x i8> %2033, <16 x i8> %2034, i32 2)
  %2036 = extractelement <4 x float> %2035, i32 0
  %2037 = extractelement <4 x float> %2035, i32 1
  %2038 = extractelement <4 x float> %2035, i32 2
  %2039 = extractelement <4 x float> %2035, i32 3
  %2040 = fmul float %2039, %2039
  %2041 = fmul float %2026, %106
  %2042 = fadd float %2041, %110
  %2043 = fmul float %2027, %107
  %2044 = fadd float %2043, %111
  %2045 = fmul float %2042, %2042
  %2046 = fmul float %2044, %2044
  %2047 = fadd float %2046, %2045
  %2048 = fadd float %2047, 1.000000e+00
  %2049 = call float @fabs(float %2048)
  %2050 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2049)
  %2051 = call float @llvm.minnum.f32(float %2050, float 0x47EFFFFFE0000000)
  %2052 = fmul float %2051, %2042
  %2053 = fmul float %2051, %2044
  %2054 = fmul float %2051, %2040
  %2055 = fmul float %2052, %2040
  %2056 = fsub float %2055, %101
  %2057 = fmul float %2053, %2040
  %2058 = fsub float %2057, %102
  %2059 = fsub float -0.000000e+00, %103
  %2060 = fsub float %2059, %2054
  %2061 = fmul float %2056, %2056
  %2062 = fmul float %2058, %2058
  %2063 = fadd float %2062, %2061
  %2064 = fmul float %2060, %2060
  %2065 = fadd float %2063, %2064
  %2066 = fmul float %32, %2065
  %2067 = fsub float 1.000000e+00, %2066
  %2068 = call float @llvm.AMDIL.clamp.(float %2067, float 0.000000e+00, float 1.000000e+00)
  %2069 = call float @fabs(float %2065)
  %2070 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2069)
  %2071 = call float @llvm.minnum.f32(float %2070, float 0x47EFFFFFE0000000)
  %2072 = fmul float %2071, %2056
  %2073 = fmul float %2071, %2058
  %2074 = fmul float %2071, %2060
  %2075 = fmul float %2072, %2036
  %2076 = fmul float %2073, %2037
  %2077 = fadd float %2076, %2075
  %2078 = fmul float %2074, %2038
  %2079 = fadd float %2077, %2078
  %2080 = fsub float %33, %2079
  %2081 = call float @llvm.AMDIL.clamp.(float %2080, float 0.000000e+00, float 1.000000e+00)
  %2082 = fmul float %2072, %68
  %2083 = fmul float %2073, %69
  %2084 = fadd float %2083, %2082
  %2085 = fmul float %2074, %70
  %2086 = fadd float %2084, %2085
  %2087 = fadd float %2086, %34
  %2088 = call float @llvm.AMDIL.clamp.(float %2087, float 0.000000e+00, float 1.000000e+00)
  %2089 = fmul float %2081, %2088
  %2090 = fmul float %2089, %2068
  %2091 = bitcast float %2026 to i32
  %2092 = bitcast float %2027 to i32
  %2093 = insertelement <4 x i32> undef, i32 %2091, i32 0
  %2094 = insertelement <4 x i32> %2093, i32 %2092, i32 1
  %2095 = insertelement <4 x i32> %2094, i32 0, i32 2
  %2096 = bitcast <8 x i32> %42 to <32 x i8>
  %2097 = bitcast <4 x i32> %44 to <16 x i8>
  %2098 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2095, <32 x i8> %2096, <16 x i8> %2097, i32 2)
  %2099 = extractelement <4 x float> %2098, i32 0
  %2100 = extractelement <4 x float> %2098, i32 1
  %2101 = extractelement <4 x float> %2098, i32 2
  %2102 = fmul float %2099, %2090
  %2103 = fadd float %2102, %2021
  %2104 = fmul float %2100, %2090
  %2105 = fadd float %2104, %2023
  %2106 = fmul float %2101, %2090
  %2107 = fadd float %2106, %2025
  %2108 = fmul float %88, 0x3FD6147AE0000000
  %2109 = fmul float %87, 0xBFD6147AE0000000
  %2110 = fmul float %88, 0xBF96872B00000000
  %2111 = fsub float %2110, %87
  %2112 = fmul float %87, 0x3F96872B00000000
  %2113 = fsub float %2112, %90
  %2114 = fmul float %88, 0xBF96872B00000000
  %2115 = fsub float %2114, %87
  %2116 = fmul float %87, 0x3F96872B00000000
  %2117 = fsub float %2116, %90
  %2118 = fmul float %2115, 0x3FE820C4A0000000
  %2119 = fadd float %2118, %51
  %2120 = fmul float %2117, 0x3FE820C4A0000000
  %2121 = fadd float %2120, %52
  %2122 = fmul float %2111, 0x3FE028F5C0000000
  %2123 = fadd float %2122, %51
  %2124 = fmul float %2113, 0x3FE028F5C0000000
  %2125 = fadd float %2124, %52
  %2126 = call float @llvm.AMDIL.clamp.(float %2123, float 0.000000e+00, float 1.000000e+00)
  %2127 = call float @llvm.AMDIL.clamp.(float %2125, float 0.000000e+00, float 1.000000e+00)
  %2128 = bitcast float %2126 to i32
  %2129 = bitcast float %2127 to i32
  %2130 = insertelement <4 x i32> undef, i32 %2128, i32 0
  %2131 = insertelement <4 x i32> %2130, i32 %2129, i32 1
  %2132 = insertelement <4 x i32> %2131, i32 0, i32 2
  %2133 = bitcast <8 x i32> %38 to <32 x i8>
  %2134 = bitcast <4 x i32> %40 to <16 x i8>
  %2135 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2132, <32 x i8> %2133, <16 x i8> %2134, i32 2)
  %2136 = extractelement <4 x float> %2135, i32 0
  %2137 = extractelement <4 x float> %2135, i32 1
  %2138 = extractelement <4 x float> %2135, i32 2
  %2139 = extractelement <4 x float> %2135, i32 3
  %2140 = fmul float %2139, %2139
  %2141 = fmul float %2126, %106
  %2142 = fadd float %2141, %110
  %2143 = fmul float %2127, %107
  %2144 = fadd float %2143, %111
  %2145 = fmul float %2142, %2142
  %2146 = fmul float %2144, %2144
  %2147 = fadd float %2146, %2145
  %2148 = fadd float %2147, 1.000000e+00
  %2149 = call float @fabs(float %2148)
  %2150 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2149)
  %2151 = call float @llvm.minnum.f32(float %2150, float 0x47EFFFFFE0000000)
  %2152 = fmul float %2151, %2142
  %2153 = fmul float %2151, %2144
  %2154 = fmul float %2151, %2140
  %2155 = fmul float %2152, %2140
  %2156 = fsub float %2155, %101
  %2157 = fmul float %2153, %2140
  %2158 = fsub float %2157, %102
  %2159 = fsub float -0.000000e+00, %103
  %2160 = fsub float %2159, %2154
  %2161 = fmul float %2156, %2156
  %2162 = fmul float %2158, %2158
  %2163 = fadd float %2162, %2161
  %2164 = fmul float %2160, %2160
  %2165 = fadd float %2163, %2164
  %2166 = fmul float %32, %2165
  %2167 = fsub float 1.000000e+00, %2166
  %2168 = call float @llvm.AMDIL.clamp.(float %2167, float 0.000000e+00, float 1.000000e+00)
  %2169 = call float @fabs(float %2165)
  %2170 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2169)
  %2171 = call float @llvm.minnum.f32(float %2170, float 0x47EFFFFFE0000000)
  %2172 = fmul float %2171, %2156
  %2173 = fmul float %2171, %2158
  %2174 = fmul float %2171, %2160
  %2175 = fmul float %2172, %2136
  %2176 = fmul float %2173, %2137
  %2177 = fadd float %2176, %2175
  %2178 = fmul float %2174, %2138
  %2179 = fadd float %2177, %2178
  %2180 = fsub float %33, %2179
  %2181 = call float @llvm.AMDIL.clamp.(float %2180, float 0.000000e+00, float 1.000000e+00)
  %2182 = fmul float %2172, %68
  %2183 = fmul float %2173, %69
  %2184 = fadd float %2183, %2182
  %2185 = fmul float %2174, %70
  %2186 = fadd float %2184, %2185
  %2187 = fadd float %2186, %34
  %2188 = call float @llvm.AMDIL.clamp.(float %2187, float 0.000000e+00, float 1.000000e+00)
  %2189 = fmul float %2181, %2188
  %2190 = fmul float %2189, %2168
  %2191 = bitcast float %2126 to i32
  %2192 = bitcast float %2127 to i32
  %2193 = insertelement <4 x i32> undef, i32 %2191, i32 0
  %2194 = insertelement <4 x i32> %2193, i32 %2192, i32 1
  %2195 = insertelement <4 x i32> %2194, i32 0, i32 2
  %2196 = bitcast <8 x i32> %42 to <32 x i8>
  %2197 = bitcast <4 x i32> %44 to <16 x i8>
  %2198 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2195, <32 x i8> %2196, <16 x i8> %2197, i32 2)
  %2199 = extractelement <4 x float> %2198, i32 0
  %2200 = extractelement <4 x float> %2198, i32 1
  %2201 = extractelement <4 x float> %2198, i32 2
  %2202 = fmul float %2199, %2190
  %2203 = fadd float %2202, %2103
  %2204 = fmul float %2200, %2190
  %2205 = fadd float %2204, %2105
  %2206 = fmul float %2201, %2190
  %2207 = fadd float %2206, %2107
  %2208 = call float @llvm.AMDIL.clamp.(float %2119, float 0.000000e+00, float 1.000000e+00)
  %2209 = call float @llvm.AMDIL.clamp.(float %2121, float 0.000000e+00, float 1.000000e+00)
  %2210 = bitcast float %2208 to i32
  %2211 = bitcast float %2209 to i32
  %2212 = insertelement <4 x i32> undef, i32 %2210, i32 0
  %2213 = insertelement <4 x i32> %2212, i32 %2211, i32 1
  %2214 = insertelement <4 x i32> %2213, i32 0, i32 2
  %2215 = bitcast <8 x i32> %38 to <32 x i8>
  %2216 = bitcast <4 x i32> %40 to <16 x i8>
  %2217 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2214, <32 x i8> %2215, <16 x i8> %2216, i32 2)
  %2218 = extractelement <4 x float> %2217, i32 0
  %2219 = extractelement <4 x float> %2217, i32 1
  %2220 = extractelement <4 x float> %2217, i32 2
  %2221 = extractelement <4 x float> %2217, i32 3
  %2222 = fmul float %2221, %2221
  %2223 = fmul float %2208, %106
  %2224 = fadd float %2223, %110
  %2225 = fmul float %2209, %107
  %2226 = fadd float %2225, %111
  %2227 = fmul float %2224, %2224
  %2228 = fmul float %2226, %2226
  %2229 = fadd float %2228, %2227
  %2230 = fadd float %2229, 1.000000e+00
  %2231 = call float @fabs(float %2230)
  %2232 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2231)
  %2233 = call float @llvm.minnum.f32(float %2232, float 0x47EFFFFFE0000000)
  %2234 = fmul float %2233, %2224
  %2235 = fmul float %2233, %2226
  %2236 = fmul float %2233, %2222
  %2237 = fmul float %2234, %2222
  %2238 = fsub float %2237, %101
  %2239 = fmul float %2235, %2222
  %2240 = fsub float %2239, %102
  %2241 = fsub float -0.000000e+00, %103
  %2242 = fsub float %2241, %2236
  %2243 = fmul float %2238, %2238
  %2244 = fmul float %2240, %2240
  %2245 = fadd float %2244, %2243
  %2246 = fmul float %2242, %2242
  %2247 = fadd float %2245, %2246
  %2248 = fmul float %32, %2247
  %2249 = fsub float 1.000000e+00, %2248
  %2250 = call float @llvm.AMDIL.clamp.(float %2249, float 0.000000e+00, float 1.000000e+00)
  %2251 = call float @fabs(float %2247)
  %2252 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2251)
  %2253 = call float @llvm.minnum.f32(float %2252, float 0x47EFFFFFE0000000)
  %2254 = fmul float %2253, %2238
  %2255 = fmul float %2253, %2240
  %2256 = fmul float %2253, %2242
  %2257 = fmul float %2254, %2218
  %2258 = fmul float %2255, %2219
  %2259 = fadd float %2258, %2257
  %2260 = fmul float %2256, %2220
  %2261 = fadd float %2259, %2260
  %2262 = fsub float %33, %2261
  %2263 = call float @llvm.AMDIL.clamp.(float %2262, float 0.000000e+00, float 1.000000e+00)
  %2264 = fmul float %2254, %68
  %2265 = fmul float %2255, %69
  %2266 = fadd float %2265, %2264
  %2267 = fmul float %2256, %70
  %2268 = fadd float %2266, %2267
  %2269 = fadd float %2268, %34
  %2270 = call float @llvm.AMDIL.clamp.(float %2269, float 0.000000e+00, float 1.000000e+00)
  %2271 = fmul float %2263, %2270
  %2272 = fmul float %2271, %2250
  %2273 = bitcast float %2208 to i32
  %2274 = bitcast float %2209 to i32
  %2275 = insertelement <4 x i32> undef, i32 %2273, i32 0
  %2276 = insertelement <4 x i32> %2275, i32 %2274, i32 1
  %2277 = insertelement <4 x i32> %2276, i32 0, i32 2
  %2278 = bitcast <8 x i32> %42 to <32 x i8>
  %2279 = bitcast <4 x i32> %44 to <16 x i8>
  %2280 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2277, <32 x i8> %2278, <16 x i8> %2279, i32 2)
  %2281 = extractelement <4 x float> %2280, i32 0
  %2282 = extractelement <4 x float> %2280, i32 1
  %2283 = extractelement <4 x float> %2280, i32 2
  %2284 = fmul float %2281, %2272
  %2285 = fadd float %2284, %2203
  %2286 = fmul float %2282, %2272
  %2287 = fadd float %2286, %2205
  %2288 = fmul float %2283, %2272
  %2289 = fadd float %2288, %2207
  %2290 = fmul float %87, 0xBFEE0C49C0000000
  %2291 = fadd float %2290, %2108
  %2292 = fmul float %90, 0xBFEE0C49C0000000
  %2293 = fadd float %2292, %2109
  %2294 = fmul float %87, 0xBFEE0C49C0000000
  %2295 = fadd float %2294, %2108
  %2296 = fmul float %90, 0xBFEE0C49C0000000
  %2297 = fadd float %2296, %2109
  %2298 = fmul float %2295, 0x3FEC624DE0000000
  %2299 = fadd float %2298, %51
  %2300 = fmul float %2297, 0x3FEC624DE0000000
  %2301 = fadd float %2300, %52
  %2302 = fmul float %2291, 0x3FDC189380000000
  %2303 = fadd float %2302, %51
  %2304 = fmul float %2293, 0x3FDC189380000000
  %2305 = fadd float %2304, %52
  %2306 = call float @llvm.AMDIL.clamp.(float %2303, float 0.000000e+00, float 1.000000e+00)
  %2307 = call float @llvm.AMDIL.clamp.(float %2305, float 0.000000e+00, float 1.000000e+00)
  %2308 = bitcast float %2306 to i32
  %2309 = bitcast float %2307 to i32
  %2310 = insertelement <4 x i32> undef, i32 %2308, i32 0
  %2311 = insertelement <4 x i32> %2310, i32 %2309, i32 1
  %2312 = insertelement <4 x i32> %2311, i32 0, i32 2
  %2313 = bitcast <8 x i32> %38 to <32 x i8>
  %2314 = bitcast <4 x i32> %40 to <16 x i8>
  %2315 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2312, <32 x i8> %2313, <16 x i8> %2314, i32 2)
  %2316 = extractelement <4 x float> %2315, i32 0
  %2317 = extractelement <4 x float> %2315, i32 1
  %2318 = extractelement <4 x float> %2315, i32 2
  %2319 = extractelement <4 x float> %2315, i32 3
  %2320 = fmul float %2319, %2319
  %2321 = fmul float %2306, %106
  %2322 = fadd float %2321, %110
  %2323 = fmul float %2307, %107
  %2324 = fadd float %2323, %111
  %2325 = fmul float %2322, %2322
  %2326 = fmul float %2324, %2324
  %2327 = fadd float %2326, %2325
  %2328 = fadd float %2327, 1.000000e+00
  %2329 = call float @fabs(float %2328)
  %2330 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2329)
  %2331 = call float @llvm.minnum.f32(float %2330, float 0x47EFFFFFE0000000)
  %2332 = fmul float %2331, %2322
  %2333 = fmul float %2331, %2324
  %2334 = fmul float %2331, %2320
  %2335 = fmul float %2332, %2320
  %2336 = fsub float %2335, %101
  %2337 = fmul float %2333, %2320
  %2338 = fsub float %2337, %102
  %2339 = fsub float -0.000000e+00, %103
  %2340 = fsub float %2339, %2334
  %2341 = fmul float %2336, %2336
  %2342 = fmul float %2338, %2338
  %2343 = fadd float %2342, %2341
  %2344 = fmul float %2340, %2340
  %2345 = fadd float %2343, %2344
  %2346 = fmul float %32, %2345
  %2347 = fsub float 1.000000e+00, %2346
  %2348 = call float @llvm.AMDIL.clamp.(float %2347, float 0.000000e+00, float 1.000000e+00)
  %2349 = call float @fabs(float %2345)
  %2350 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2349)
  %2351 = call float @llvm.minnum.f32(float %2350, float 0x47EFFFFFE0000000)
  %2352 = fmul float %2351, %2336
  %2353 = fmul float %2351, %2338
  %2354 = fmul float %2351, %2340
  %2355 = fmul float %2352, %2316
  %2356 = fmul float %2353, %2317
  %2357 = fadd float %2356, %2355
  %2358 = fmul float %2354, %2318
  %2359 = fadd float %2357, %2358
  %2360 = fsub float %33, %2359
  %2361 = call float @llvm.AMDIL.clamp.(float %2360, float 0.000000e+00, float 1.000000e+00)
  %2362 = fmul float %2352, %68
  %2363 = fmul float %2353, %69
  %2364 = fadd float %2363, %2362
  %2365 = fmul float %2354, %70
  %2366 = fadd float %2364, %2365
  %2367 = fadd float %2366, %34
  %2368 = call float @llvm.AMDIL.clamp.(float %2367, float 0.000000e+00, float 1.000000e+00)
  %2369 = fmul float %2361, %2368
  %2370 = fmul float %2369, %2348
  %2371 = bitcast float %2306 to i32
  %2372 = bitcast float %2307 to i32
  %2373 = insertelement <4 x i32> undef, i32 %2371, i32 0
  %2374 = insertelement <4 x i32> %2373, i32 %2372, i32 1
  %2375 = insertelement <4 x i32> %2374, i32 0, i32 2
  %2376 = bitcast <8 x i32> %42 to <32 x i8>
  %2377 = bitcast <4 x i32> %44 to <16 x i8>
  %2378 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2375, <32 x i8> %2376, <16 x i8> %2377, i32 2)
  %2379 = extractelement <4 x float> %2378, i32 0
  %2380 = extractelement <4 x float> %2378, i32 1
  %2381 = extractelement <4 x float> %2378, i32 2
  %2382 = fmul float %2379, %2370
  %2383 = fadd float %2382, %2285
  %2384 = fmul float %2380, %2370
  %2385 = fadd float %2384, %2287
  %2386 = fmul float %2381, %2370
  %2387 = fadd float %2386, %2289
  %2388 = call float @llvm.AMDIL.clamp.(float %2299, float 0.000000e+00, float 1.000000e+00)
  %2389 = call float @llvm.AMDIL.clamp.(float %2301, float 0.000000e+00, float 1.000000e+00)
  %2390 = bitcast float %2388 to i32
  %2391 = bitcast float %2389 to i32
  %2392 = insertelement <4 x i32> undef, i32 %2390, i32 0
  %2393 = insertelement <4 x i32> %2392, i32 %2391, i32 1
  %2394 = insertelement <4 x i32> %2393, i32 0, i32 2
  %2395 = bitcast <8 x i32> %38 to <32 x i8>
  %2396 = bitcast <4 x i32> %40 to <16 x i8>
  %2397 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2394, <32 x i8> %2395, <16 x i8> %2396, i32 2)
  %2398 = extractelement <4 x float> %2397, i32 0
  %2399 = extractelement <4 x float> %2397, i32 1
  %2400 = extractelement <4 x float> %2397, i32 2
  %2401 = extractelement <4 x float> %2397, i32 3
  %2402 = fmul float %2401, %2401
  %2403 = fmul float %2388, %106
  %2404 = fadd float %2403, %110
  %2405 = fmul float %2389, %107
  %2406 = fadd float %2405, %111
  %2407 = fmul float %2404, %2404
  %2408 = fmul float %2406, %2406
  %2409 = fadd float %2408, %2407
  %2410 = fadd float %2409, 1.000000e+00
  %2411 = call float @fabs(float %2410)
  %2412 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2411)
  %2413 = call float @llvm.minnum.f32(float %2412, float 0x47EFFFFFE0000000)
  %2414 = fmul float %2413, %2404
  %2415 = fmul float %2413, %2406
  %2416 = fmul float %2413, %2402
  %2417 = fmul float %2414, %2402
  %2418 = fsub float %2417, %101
  %2419 = fmul float %2415, %2402
  %2420 = fsub float %2419, %102
  %2421 = fsub float -0.000000e+00, %103
  %2422 = fsub float %2421, %2416
  %2423 = fmul float %2418, %2418
  %2424 = fmul float %2420, %2420
  %2425 = fadd float %2424, %2423
  %2426 = fmul float %2422, %2422
  %2427 = fadd float %2425, %2426
  %2428 = fmul float %32, %2427
  %2429 = fsub float 1.000000e+00, %2428
  %2430 = call float @llvm.AMDIL.clamp.(float %2429, float 0.000000e+00, float 1.000000e+00)
  %2431 = call float @fabs(float %2427)
  %2432 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2431)
  %2433 = call float @llvm.minnum.f32(float %2432, float 0x47EFFFFFE0000000)
  %2434 = fmul float %2433, %2418
  %2435 = fmul float %2433, %2420
  %2436 = fmul float %2433, %2422
  %2437 = fmul float %2434, %2398
  %2438 = fmul float %2435, %2399
  %2439 = fadd float %2438, %2437
  %2440 = fmul float %2436, %2400
  %2441 = fadd float %2439, %2440
  %2442 = fsub float %33, %2441
  %2443 = call float @llvm.AMDIL.clamp.(float %2442, float 0.000000e+00, float 1.000000e+00)
  %2444 = fmul float %2434, %68
  %2445 = fmul float %2435, %69
  %2446 = fadd float %2445, %2444
  %2447 = fmul float %2436, %70
  %2448 = fadd float %2446, %2447
  %2449 = fadd float %2448, %34
  %2450 = call float @llvm.AMDIL.clamp.(float %2449, float 0.000000e+00, float 1.000000e+00)
  %2451 = fmul float %2443, %2450
  %2452 = fmul float %2451, %2430
  %2453 = bitcast float %2388 to i32
  %2454 = bitcast float %2389 to i32
  %2455 = insertelement <4 x i32> undef, i32 %2453, i32 0
  %2456 = insertelement <4 x i32> %2455, i32 %2454, i32 1
  %2457 = insertelement <4 x i32> %2456, i32 0, i32 2
  %2458 = bitcast <8 x i32> %42 to <32 x i8>
  %2459 = bitcast <4 x i32> %44 to <16 x i8>
  %2460 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2457, <32 x i8> %2458, <16 x i8> %2459, i32 2)
  %2461 = extractelement <4 x float> %2460, i32 0
  %2462 = extractelement <4 x float> %2460, i32 1
  %2463 = extractelement <4 x float> %2460, i32 2
  %2464 = fmul float %2461, %2452
  %2465 = fadd float %2464, %2383
  %2466 = fmul float %2462, %2452
  %2467 = fadd float %2466, %2385
  %2468 = fmul float %2463, %2452
  %2469 = fadd float %2468, %2387
  %2470 = fmul float %88, 0x3FE05A1CA0000000
  %2471 = fmul float %87, 0xBFE05A1CA0000000
  %2472 = fmul float %88, 0x3FEBE76C80000000
  %2473 = fmul float %87, 0xBFEBE76C80000000
  %2474 = fmul float %87, 0xBFEB851EC0000000
  %2475 = fadd float %2474, %2470
  %2476 = fmul float %90, 0xBFEB851EC0000000
  %2477 = fadd float %2476, %2471
  %2478 = fmul float %87, 0xBFEB851EC0000000
  %2479 = fadd float %2478, %2470
  %2480 = fmul float %90, 0xBFEB851EC0000000
  %2481 = fadd float %2480, %2471
  %2482 = fmul float %2479, 0x3FE2872B00000000
  %2483 = fadd float %2482, %51
  %2484 = fmul float %2481, 0x3FE2872B00000000
  %2485 = fadd float %2484, %52
  %2486 = fmul float %2475, 0x3FD353F7C0000000
  %2487 = fadd float %2486, %51
  %2488 = fmul float %2477, 0x3FD353F7C0000000
  %2489 = fadd float %2488, %52
  %2490 = call float @llvm.AMDIL.clamp.(float %2487, float 0.000000e+00, float 1.000000e+00)
  %2491 = call float @llvm.AMDIL.clamp.(float %2489, float 0.000000e+00, float 1.000000e+00)
  %2492 = bitcast float %2490 to i32
  %2493 = bitcast float %2491 to i32
  %2494 = insertelement <4 x i32> undef, i32 %2492, i32 0
  %2495 = insertelement <4 x i32> %2494, i32 %2493, i32 1
  %2496 = insertelement <4 x i32> %2495, i32 0, i32 2
  %2497 = bitcast <8 x i32> %38 to <32 x i8>
  %2498 = bitcast <4 x i32> %40 to <16 x i8>
  %2499 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2496, <32 x i8> %2497, <16 x i8> %2498, i32 2)
  %2500 = extractelement <4 x float> %2499, i32 0
  %2501 = extractelement <4 x float> %2499, i32 1
  %2502 = extractelement <4 x float> %2499, i32 2
  %2503 = extractelement <4 x float> %2499, i32 3
  %2504 = fmul float %2503, %2503
  %2505 = fmul float %2490, %106
  %2506 = fadd float %2505, %110
  %2507 = fmul float %2491, %107
  %2508 = fadd float %2507, %111
  %2509 = fmul float %2506, %2506
  %2510 = fmul float %2508, %2508
  %2511 = fadd float %2510, %2509
  %2512 = fadd float %2511, 1.000000e+00
  %2513 = call float @fabs(float %2512)
  %2514 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2513)
  %2515 = call float @llvm.minnum.f32(float %2514, float 0x47EFFFFFE0000000)
  %2516 = fmul float %2515, %2506
  %2517 = fmul float %2515, %2508
  %2518 = fmul float %2515, %2504
  %2519 = fmul float %2516, %2504
  %2520 = fsub float %2519, %101
  %2521 = fmul float %2517, %2504
  %2522 = fsub float %2521, %102
  %2523 = fsub float -0.000000e+00, %103
  %2524 = fsub float %2523, %2518
  %2525 = fmul float %2520, %2520
  %2526 = fmul float %2522, %2522
  %2527 = fadd float %2526, %2525
  %2528 = fmul float %2524, %2524
  %2529 = fadd float %2527, %2528
  %2530 = fmul float %32, %2529
  %2531 = fsub float 1.000000e+00, %2530
  %2532 = call float @llvm.AMDIL.clamp.(float %2531, float 0.000000e+00, float 1.000000e+00)
  %2533 = call float @fabs(float %2529)
  %2534 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2533)
  %2535 = call float @llvm.minnum.f32(float %2534, float 0x47EFFFFFE0000000)
  %2536 = fmul float %2535, %2520
  %2537 = fmul float %2535, %2522
  %2538 = fmul float %2535, %2524
  %2539 = fmul float %2536, %2500
  %2540 = fmul float %2537, %2501
  %2541 = fadd float %2540, %2539
  %2542 = fmul float %2538, %2502
  %2543 = fadd float %2541, %2542
  %2544 = fsub float %33, %2543
  %2545 = call float @llvm.AMDIL.clamp.(float %2544, float 0.000000e+00, float 1.000000e+00)
  %2546 = fmul float %2536, %68
  %2547 = fmul float %2537, %69
  %2548 = fadd float %2547, %2546
  %2549 = fmul float %2538, %70
  %2550 = fadd float %2548, %2549
  %2551 = fadd float %2550, %34
  %2552 = call float @llvm.AMDIL.clamp.(float %2551, float 0.000000e+00, float 1.000000e+00)
  %2553 = fmul float %2545, %2552
  %2554 = fmul float %2553, %2532
  %2555 = bitcast float %2490 to i32
  %2556 = bitcast float %2491 to i32
  %2557 = insertelement <4 x i32> undef, i32 %2555, i32 0
  %2558 = insertelement <4 x i32> %2557, i32 %2556, i32 1
  %2559 = insertelement <4 x i32> %2558, i32 0, i32 2
  %2560 = bitcast <8 x i32> %42 to <32 x i8>
  %2561 = bitcast <4 x i32> %44 to <16 x i8>
  %2562 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2559, <32 x i8> %2560, <16 x i8> %2561, i32 2)
  %2563 = extractelement <4 x float> %2562, i32 0
  %2564 = extractelement <4 x float> %2562, i32 1
  %2565 = extractelement <4 x float> %2562, i32 2
  %2566 = fmul float %2563, %2554
  %2567 = fadd float %2566, %2465
  %2568 = fmul float %2564, %2554
  %2569 = fadd float %2568, %2467
  %2570 = fmul float %2565, %2554
  %2571 = fadd float %2570, %2469
  %2572 = call float @llvm.AMDIL.clamp.(float %2483, float 0.000000e+00, float 1.000000e+00)
  %2573 = call float @llvm.AMDIL.clamp.(float %2485, float 0.000000e+00, float 1.000000e+00)
  %2574 = bitcast float %2572 to i32
  %2575 = bitcast float %2573 to i32
  %2576 = insertelement <4 x i32> undef, i32 %2574, i32 0
  %2577 = insertelement <4 x i32> %2576, i32 %2575, i32 1
  %2578 = insertelement <4 x i32> %2577, i32 0, i32 2
  %2579 = bitcast <8 x i32> %38 to <32 x i8>
  %2580 = bitcast <4 x i32> %40 to <16 x i8>
  %2581 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2578, <32 x i8> %2579, <16 x i8> %2580, i32 2)
  %2582 = extractelement <4 x float> %2581, i32 0
  %2583 = extractelement <4 x float> %2581, i32 1
  %2584 = extractelement <4 x float> %2581, i32 2
  %2585 = extractelement <4 x float> %2581, i32 3
  %2586 = fmul float %2585, %2585
  %2587 = fmul float %2572, %106
  %2588 = fadd float %2587, %110
  %2589 = fmul float %2573, %107
  %2590 = fadd float %2589, %111
  %2591 = fmul float %2588, %2588
  %2592 = fmul float %2590, %2590
  %2593 = fadd float %2592, %2591
  %2594 = fadd float %2593, 1.000000e+00
  %2595 = call float @fabs(float %2594)
  %2596 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2595)
  %2597 = call float @llvm.minnum.f32(float %2596, float 0x47EFFFFFE0000000)
  %2598 = fmul float %2597, %2588
  %2599 = fmul float %2597, %2590
  %2600 = fmul float %2597, %2586
  %2601 = fmul float %2598, %2586
  %2602 = fsub float %2601, %101
  %2603 = fmul float %2599, %2586
  %2604 = fsub float %2603, %102
  %2605 = fsub float -0.000000e+00, %103
  %2606 = fsub float %2605, %2600
  %2607 = fmul float %2602, %2602
  %2608 = fmul float %2604, %2604
  %2609 = fadd float %2608, %2607
  %2610 = fmul float %2606, %2606
  %2611 = fadd float %2609, %2610
  %2612 = fmul float %32, %2611
  %2613 = fsub float 1.000000e+00, %2612
  %2614 = call float @llvm.AMDIL.clamp.(float %2613, float 0.000000e+00, float 1.000000e+00)
  %2615 = call float @fabs(float %2611)
  %2616 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2615)
  %2617 = call float @llvm.minnum.f32(float %2616, float 0x47EFFFFFE0000000)
  %2618 = fmul float %2617, %2602
  %2619 = fmul float %2617, %2604
  %2620 = fmul float %2617, %2606
  %2621 = fmul float %2618, %2582
  %2622 = fmul float %2619, %2583
  %2623 = fadd float %2622, %2621
  %2624 = fmul float %2620, %2584
  %2625 = fadd float %2623, %2624
  %2626 = fsub float %33, %2625
  %2627 = call float @llvm.AMDIL.clamp.(float %2626, float 0.000000e+00, float 1.000000e+00)
  %2628 = fmul float %2618, %68
  %2629 = fmul float %2619, %69
  %2630 = fadd float %2629, %2628
  %2631 = fmul float %2620, %70
  %2632 = fadd float %2630, %2631
  %2633 = fadd float %2632, %34
  %2634 = call float @llvm.AMDIL.clamp.(float %2633, float 0.000000e+00, float 1.000000e+00)
  %2635 = fmul float %2627, %2634
  %2636 = fmul float %2635, %2614
  %2637 = bitcast float %2572 to i32
  %2638 = bitcast float %2573 to i32
  %2639 = insertelement <4 x i32> undef, i32 %2637, i32 0
  %2640 = insertelement <4 x i32> %2639, i32 %2638, i32 1
  %2641 = insertelement <4 x i32> %2640, i32 0, i32 2
  %2642 = bitcast <8 x i32> %42 to <32 x i8>
  %2643 = bitcast <4 x i32> %44 to <16 x i8>
  %2644 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2641, <32 x i8> %2642, <16 x i8> %2643, i32 2)
  %2645 = extractelement <4 x float> %2644, i32 0
  %2646 = extractelement <4 x float> %2644, i32 1
  %2647 = extractelement <4 x float> %2644, i32 2
  %2648 = fmul float %2645, %2636
  %2649 = fadd float %2648, %2567
  %2650 = fmul float %2646, %2636
  %2651 = fadd float %2650, %2569
  %2652 = fmul float %2647, %2636
  %2653 = fadd float %2652, %2571
  %2654 = fmul float %87, 0xBFDF4BC6A0000000
  %2655 = fadd float %2654, %2472
  %2656 = fmul float %90, 0xBFDF4BC6A0000000
  %2657 = fadd float %2656, %2473
  %2658 = fmul float %87, 0xBFDF4BC6A0000000
  %2659 = fadd float %2658, %2472
  %2660 = fmul float %90, 0xBFDF4BC6A0000000
  %2661 = fadd float %2660, %2473
  %2662 = fmul float %2659, 0x3FEE0C49C0000000
  %2663 = fadd float %2662, %51
  %2664 = fmul float %2661, 0x3FEE0C49C0000000
  %2665 = fadd float %2664, %52
  %2666 = fmul float %2655, 0x3FD9168720000000
  %2667 = fadd float %2666, %51
  %2668 = fmul float %2657, 0x3FD9168720000000
  %2669 = fadd float %2668, %52
  %2670 = call float @llvm.AMDIL.clamp.(float %2667, float 0.000000e+00, float 1.000000e+00)
  %2671 = call float @llvm.AMDIL.clamp.(float %2669, float 0.000000e+00, float 1.000000e+00)
  %2672 = bitcast float %2670 to i32
  %2673 = bitcast float %2671 to i32
  %2674 = insertelement <4 x i32> undef, i32 %2672, i32 0
  %2675 = insertelement <4 x i32> %2674, i32 %2673, i32 1
  %2676 = insertelement <4 x i32> %2675, i32 0, i32 2
  %2677 = bitcast <8 x i32> %38 to <32 x i8>
  %2678 = bitcast <4 x i32> %40 to <16 x i8>
  %2679 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2676, <32 x i8> %2677, <16 x i8> %2678, i32 2)
  %2680 = extractelement <4 x float> %2679, i32 0
  %2681 = extractelement <4 x float> %2679, i32 1
  %2682 = extractelement <4 x float> %2679, i32 2
  %2683 = extractelement <4 x float> %2679, i32 3
  %2684 = fmul float %2683, %2683
  %2685 = fmul float %2670, %106
  %2686 = fadd float %2685, %110
  %2687 = fmul float %2671, %107
  %2688 = fadd float %2687, %111
  %2689 = fmul float %2686, %2686
  %2690 = fmul float %2688, %2688
  %2691 = fadd float %2690, %2689
  %2692 = fadd float %2691, 1.000000e+00
  %2693 = call float @fabs(float %2692)
  %2694 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2693)
  %2695 = call float @llvm.minnum.f32(float %2694, float 0x47EFFFFFE0000000)
  %2696 = fmul float %2695, %2686
  %2697 = fmul float %2695, %2688
  %2698 = fmul float %2695, %2684
  %2699 = fmul float %2696, %2684
  %2700 = fsub float %2699, %101
  %2701 = fmul float %2697, %2684
  %2702 = fsub float %2701, %102
  %2703 = fsub float -0.000000e+00, %103
  %2704 = fsub float %2703, %2698
  %2705 = fmul float %2700, %2700
  %2706 = fmul float %2702, %2702
  %2707 = fadd float %2706, %2705
  %2708 = fmul float %2704, %2704
  %2709 = fadd float %2707, %2708
  %2710 = fmul float %32, %2709
  %2711 = fsub float 1.000000e+00, %2710
  %2712 = call float @llvm.AMDIL.clamp.(float %2711, float 0.000000e+00, float 1.000000e+00)
  %2713 = call float @fabs(float %2709)
  %2714 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2713)
  %2715 = call float @llvm.minnum.f32(float %2714, float 0x47EFFFFFE0000000)
  %2716 = fmul float %2715, %2700
  %2717 = fmul float %2715, %2702
  %2718 = fmul float %2715, %2704
  %2719 = fmul float %2716, %2680
  %2720 = fmul float %2717, %2681
  %2721 = fadd float %2720, %2719
  %2722 = fmul float %2718, %2682
  %2723 = fadd float %2721, %2722
  %2724 = fsub float %33, %2723
  %2725 = call float @llvm.AMDIL.clamp.(float %2724, float 0.000000e+00, float 1.000000e+00)
  %2726 = fmul float %2716, %68
  %2727 = fmul float %2717, %69
  %2728 = fadd float %2727, %2726
  %2729 = fmul float %2718, %70
  %2730 = fadd float %2728, %2729
  %2731 = fadd float %2730, %34
  %2732 = call float @llvm.AMDIL.clamp.(float %2731, float 0.000000e+00, float 1.000000e+00)
  %2733 = fmul float %2725, %2732
  %2734 = fmul float %2733, %2712
  %2735 = bitcast float %2670 to i32
  %2736 = bitcast float %2671 to i32
  %2737 = insertelement <4 x i32> undef, i32 %2735, i32 0
  %2738 = insertelement <4 x i32> %2737, i32 %2736, i32 1
  %2739 = insertelement <4 x i32> %2738, i32 0, i32 2
  %2740 = bitcast <8 x i32> %42 to <32 x i8>
  %2741 = bitcast <4 x i32> %44 to <16 x i8>
  %2742 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2739, <32 x i8> %2740, <16 x i8> %2741, i32 2)
  %2743 = extractelement <4 x float> %2742, i32 0
  %2744 = extractelement <4 x float> %2742, i32 1
  %2745 = extractelement <4 x float> %2742, i32 2
  %2746 = fmul float %2743, %2734
  %2747 = fadd float %2746, %2649
  %2748 = fmul float %2744, %2734
  %2749 = fadd float %2748, %2651
  %2750 = fmul float %2745, %2734
  %2751 = fadd float %2750, %2653
  %2752 = call float @llvm.AMDIL.clamp.(float %2663, float 0.000000e+00, float 1.000000e+00)
  %2753 = call float @llvm.AMDIL.clamp.(float %2665, float 0.000000e+00, float 1.000000e+00)
  %2754 = bitcast float %2752 to i32
  %2755 = bitcast float %2753 to i32
  %2756 = insertelement <4 x i32> undef, i32 %2754, i32 0
  %2757 = insertelement <4 x i32> %2756, i32 %2755, i32 1
  %2758 = insertelement <4 x i32> %2757, i32 0, i32 2
  %2759 = bitcast <8 x i32> %38 to <32 x i8>
  %2760 = bitcast <4 x i32> %40 to <16 x i8>
  %2761 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2758, <32 x i8> %2759, <16 x i8> %2760, i32 2)
  %2762 = extractelement <4 x float> %2761, i32 0
  %2763 = extractelement <4 x float> %2761, i32 1
  %2764 = extractelement <4 x float> %2761, i32 2
  %2765 = extractelement <4 x float> %2761, i32 3
  %2766 = fmul float %2765, %2765
  %2767 = fmul float %2752, %106
  %2768 = fadd float %2767, %110
  %2769 = fmul float %2753, %107
  %2770 = fadd float %2769, %111
  %2771 = fmul float %2768, %2768
  %2772 = fmul float %2770, %2770
  %2773 = fadd float %2772, %2771
  %2774 = fadd float %2773, 1.000000e+00
  %2775 = call float @fabs(float %2774)
  %2776 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2775)
  %2777 = call float @llvm.minnum.f32(float %2776, float 0x47EFFFFFE0000000)
  %2778 = fmul float %2777, %2768
  %2779 = fmul float %2777, %2770
  %2780 = fmul float %2777, %2766
  %2781 = fmul float %2778, %2766
  %2782 = fsub float %2781, %101
  %2783 = fmul float %2779, %2766
  %2784 = fsub float %2783, %102
  %2785 = fsub float -0.000000e+00, %103
  %2786 = fsub float %2785, %2780
  %2787 = fmul float %2782, %2782
  %2788 = fmul float %2784, %2784
  %2789 = fadd float %2788, %2787
  %2790 = fmul float %2786, %2786
  %2791 = fadd float %2789, %2790
  %2792 = fmul float %32, %2791
  %2793 = fsub float 1.000000e+00, %2792
  %2794 = call float @llvm.AMDIL.clamp.(float %2793, float 0.000000e+00, float 1.000000e+00)
  %2795 = call float @fabs(float %2791)
  %2796 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2795)
  %2797 = call float @llvm.minnum.f32(float %2796, float 0x47EFFFFFE0000000)
  %2798 = fmul float %2797, %2782
  %2799 = fmul float %2797, %2784
  %2800 = fmul float %2797, %2786
  %2801 = fmul float %2798, %2762
  %2802 = fmul float %2799, %2763
  %2803 = fadd float %2802, %2801
  %2804 = fmul float %2800, %2764
  %2805 = fadd float %2803, %2804
  %2806 = fsub float %33, %2805
  %2807 = call float @llvm.AMDIL.clamp.(float %2806, float 0.000000e+00, float 1.000000e+00)
  %2808 = fmul float %2798, %68
  %2809 = fmul float %2799, %69
  %2810 = fadd float %2809, %2808
  %2811 = fmul float %2800, %70
  %2812 = fadd float %2810, %2811
  %2813 = fadd float %2812, %34
  %2814 = call float @llvm.AMDIL.clamp.(float %2813, float 0.000000e+00, float 1.000000e+00)
  %2815 = fmul float %2807, %2814
  %2816 = fmul float %2815, %2794
  %2817 = bitcast float %2752 to i32
  %2818 = bitcast float %2753 to i32
  %2819 = insertelement <4 x i32> undef, i32 %2817, i32 0
  %2820 = insertelement <4 x i32> %2819, i32 %2818, i32 1
  %2821 = insertelement <4 x i32> %2820, i32 0, i32 2
  %2822 = bitcast <8 x i32> %42 to <32 x i8>
  %2823 = bitcast <4 x i32> %44 to <16 x i8>
  %2824 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2821, <32 x i8> %2822, <16 x i8> %2823, i32 2)
  %2825 = extractelement <4 x float> %2824, i32 0
  %2826 = extractelement <4 x float> %2824, i32 1
  %2827 = extractelement <4 x float> %2824, i32 2
  %2828 = fmul float %2825, %2816
  %2829 = fadd float %2828, %2747
  %2830 = fmul float %2826, %2816
  %2831 = fadd float %2830, %2749
  %2832 = fmul float %2827, %2816
  %2833 = fadd float %2832, %2751
  %2834 = fmul float %88, 0x3FEF439580000000
  %2835 = fmul float %87, 0xBFEF439580000000
  %2836 = fmul float %88, 0x3FEF439580000000
  %2837 = fmul float %87, 0xBFEF439580000000
  %2838 = fmul float %87, 0xBFCB851EC0000000
  %2839 = fadd float %2838, %2834
  %2840 = fmul float %90, 0xBFCB851EC0000000
  %2841 = fadd float %2840, %2835
  %2842 = fmul float %87, 0xBFCB851EC0000000
  %2843 = fadd float %2842, %2836
  %2844 = fmul float %90, 0xBFCB851EC0000000
  %2845 = fadd float %2844, %2837
  %2846 = fmul float %2843, 0x3FEA147AE0000000
  %2847 = fadd float %2846, %51
  %2848 = fmul float %2845, 0x3FEA147AE0000000
  %2849 = fadd float %2848, %52
  %2850 = fmul float %2839, 0x3FC5810620000000
  %2851 = fadd float %2850, %51
  %2852 = fmul float %2841, 0x3FC5810620000000
  %2853 = fadd float %2852, %52
  %2854 = call float @llvm.AMDIL.clamp.(float %2851, float 0.000000e+00, float 1.000000e+00)
  %2855 = call float @llvm.AMDIL.clamp.(float %2853, float 0.000000e+00, float 1.000000e+00)
  %2856 = bitcast float %2854 to i32
  %2857 = bitcast float %2855 to i32
  %2858 = insertelement <4 x i32> undef, i32 %2856, i32 0
  %2859 = insertelement <4 x i32> %2858, i32 %2857, i32 1
  %2860 = insertelement <4 x i32> %2859, i32 0, i32 2
  %2861 = bitcast <8 x i32> %38 to <32 x i8>
  %2862 = bitcast <4 x i32> %40 to <16 x i8>
  %2863 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2860, <32 x i8> %2861, <16 x i8> %2862, i32 2)
  %2864 = extractelement <4 x float> %2863, i32 0
  %2865 = extractelement <4 x float> %2863, i32 1
  %2866 = extractelement <4 x float> %2863, i32 2
  %2867 = extractelement <4 x float> %2863, i32 3
  %2868 = fmul float %2867, %2867
  %2869 = fmul float %2854, %106
  %2870 = fadd float %2869, %110
  %2871 = fmul float %2855, %107
  %2872 = fadd float %2871, %111
  %2873 = fmul float %2870, %2870
  %2874 = fmul float %2872, %2872
  %2875 = fadd float %2874, %2873
  %2876 = fadd float %2875, 1.000000e+00
  %2877 = call float @fabs(float %2876)
  %2878 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2877)
  %2879 = call float @llvm.minnum.f32(float %2878, float 0x47EFFFFFE0000000)
  %2880 = fmul float %2879, %2870
  %2881 = fmul float %2879, %2872
  %2882 = fmul float %2879, %2868
  %2883 = fmul float %2880, %2868
  %2884 = fsub float %2883, %101
  %2885 = fmul float %2881, %2868
  %2886 = fsub float %2885, %102
  %2887 = fsub float -0.000000e+00, %103
  %2888 = fsub float %2887, %2882
  %2889 = fmul float %2884, %2884
  %2890 = fmul float %2886, %2886
  %2891 = fadd float %2890, %2889
  %2892 = fmul float %2888, %2888
  %2893 = fadd float %2891, %2892
  %2894 = fmul float %32, %2893
  %2895 = fsub float 1.000000e+00, %2894
  %2896 = call float @llvm.AMDIL.clamp.(float %2895, float 0.000000e+00, float 1.000000e+00)
  %2897 = call float @fabs(float %2893)
  %2898 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2897)
  %2899 = call float @llvm.minnum.f32(float %2898, float 0x47EFFFFFE0000000)
  %2900 = fmul float %2899, %2884
  %2901 = fmul float %2899, %2886
  %2902 = fmul float %2899, %2888
  %2903 = fmul float %2900, %2864
  %2904 = fmul float %2901, %2865
  %2905 = fadd float %2904, %2903
  %2906 = fmul float %2902, %2866
  %2907 = fadd float %2905, %2906
  %2908 = fsub float %33, %2907
  %2909 = call float @llvm.AMDIL.clamp.(float %2908, float 0.000000e+00, float 1.000000e+00)
  %2910 = fmul float %2900, %68
  %2911 = fmul float %2901, %69
  %2912 = fadd float %2911, %2910
  %2913 = fmul float %2902, %70
  %2914 = fadd float %2912, %2913
  %2915 = fadd float %2914, %34
  %2916 = call float @llvm.AMDIL.clamp.(float %2915, float 0.000000e+00, float 1.000000e+00)
  %2917 = fmul float %2909, %2916
  %2918 = fmul float %2917, %2896
  %2919 = bitcast float %2854 to i32
  %2920 = bitcast float %2855 to i32
  %2921 = insertelement <4 x i32> undef, i32 %2919, i32 0
  %2922 = insertelement <4 x i32> %2921, i32 %2920, i32 1
  %2923 = insertelement <4 x i32> %2922, i32 0, i32 2
  %2924 = bitcast <8 x i32> %42 to <32 x i8>
  %2925 = bitcast <4 x i32> %44 to <16 x i8>
  %2926 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2923, <32 x i8> %2924, <16 x i8> %2925, i32 2)
  %2927 = extractelement <4 x float> %2926, i32 0
  %2928 = extractelement <4 x float> %2926, i32 1
  %2929 = extractelement <4 x float> %2926, i32 2
  %2930 = fmul float %2927, %2918
  %2931 = fadd float %2930, %2829
  %2932 = fmul float %2928, %2918
  %2933 = fadd float %2932, %2831
  %2934 = fmul float %2929, %2918
  %2935 = fadd float %2934, %2833
  %2936 = call float @llvm.AMDIL.clamp.(float %2847, float 0.000000e+00, float 1.000000e+00)
  %2937 = call float @llvm.AMDIL.clamp.(float %2849, float 0.000000e+00, float 1.000000e+00)
  %2938 = bitcast float %2936 to i32
  %2939 = bitcast float %2937 to i32
  %2940 = insertelement <4 x i32> undef, i32 %2938, i32 0
  %2941 = insertelement <4 x i32> %2940, i32 %2939, i32 1
  %2942 = insertelement <4 x i32> %2941, i32 0, i32 2
  %2943 = bitcast <8 x i32> %38 to <32 x i8>
  %2944 = bitcast <4 x i32> %40 to <16 x i8>
  %2945 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2942, <32 x i8> %2943, <16 x i8> %2944, i32 2)
  %2946 = extractelement <4 x float> %2945, i32 0
  %2947 = extractelement <4 x float> %2945, i32 1
  %2948 = extractelement <4 x float> %2945, i32 2
  %2949 = extractelement <4 x float> %2945, i32 3
  %2950 = fmul float %2949, %2949
  %2951 = fmul float %2936, %106
  %2952 = fadd float %2951, %110
  %2953 = fmul float %2937, %107
  %2954 = fadd float %2953, %111
  %2955 = fmul float %2952, %2952
  %2956 = fmul float %2954, %2954
  %2957 = fadd float %2956, %2955
  %2958 = fadd float %2957, 1.000000e+00
  %2959 = call float @fabs(float %2958)
  %2960 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2959)
  %2961 = call float @llvm.minnum.f32(float %2960, float 0x47EFFFFFE0000000)
  %2962 = fmul float %2961, %2952
  %2963 = fmul float %2961, %2954
  %2964 = fmul float %2961, %2950
  %2965 = fmul float %2962, %2950
  %2966 = fsub float %2965, %101
  %2967 = fmul float %2963, %2950
  %2968 = fsub float %2967, %102
  %2969 = fsub float -0.000000e+00, %103
  %2970 = fsub float %2969, %2964
  %2971 = fmul float %2966, %2966
  %2972 = fmul float %2968, %2968
  %2973 = fadd float %2972, %2971
  %2974 = fmul float %2970, %2970
  %2975 = fadd float %2973, %2974
  %2976 = fmul float %32, %2975
  %2977 = fsub float 1.000000e+00, %2976
  %2978 = call float @llvm.AMDIL.clamp.(float %2977, float 0.000000e+00, float 1.000000e+00)
  %2979 = call float @fabs(float %2975)
  %2980 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2979)
  %2981 = call float @llvm.minnum.f32(float %2980, float 0x47EFFFFFE0000000)
  %2982 = fmul float %2981, %2966
  %2983 = fmul float %2981, %2968
  %2984 = fmul float %2981, %2970
  %2985 = fmul float %2982, %2946
  %2986 = fmul float %2983, %2947
  %2987 = fadd float %2986, %2985
  %2988 = fmul float %2984, %2948
  %2989 = fadd float %2987, %2988
  %2990 = fsub float %33, %2989
  %2991 = call float @llvm.AMDIL.clamp.(float %2990, float 0.000000e+00, float 1.000000e+00)
  %2992 = fmul float %2982, %68
  %2993 = fmul float %2983, %69
  %2994 = fadd float %2993, %2992
  %2995 = fmul float %2984, %70
  %2996 = fadd float %2994, %2995
  %2997 = fadd float %2996, %34
  %2998 = call float @llvm.AMDIL.clamp.(float %2997, float 0.000000e+00, float 1.000000e+00)
  %2999 = fmul float %2991, %2998
  %3000 = fmul float %2999, %2978
  %3001 = bitcast float %2936 to i32
  %3002 = bitcast float %2937 to i32
  %3003 = insertelement <4 x i32> undef, i32 %3001, i32 0
  %3004 = insertelement <4 x i32> %3003, i32 %3002, i32 1
  %3005 = insertelement <4 x i32> %3004, i32 0, i32 2
  %3006 = bitcast <8 x i32> %42 to <32 x i8>
  %3007 = bitcast <4 x i32> %44 to <16 x i8>
  %3008 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3005, <32 x i8> %3006, <16 x i8> %3007, i32 2)
  %3009 = extractelement <4 x float> %3008, i32 0
  %3010 = extractelement <4 x float> %3008, i32 1
  %3011 = extractelement <4 x float> %3008, i32 2
  %3012 = fmul float %3009, %3000
  %3013 = fadd float %3012, %2931
  %3014 = fmul float %3010, %3000
  %3015 = fadd float %3014, %2933
  %3016 = fmul float %3011, %3000
  %3017 = fadd float %3016, %2935
  %3018 = fmul float %3013, 3.125000e-02
  %3019 = fmul float %3015, 3.125000e-02
  %3020 = fmul float %3017, 3.125000e-02
  br label %ENDIF

ELSE:                                             ; preds = %main_body
  %3021 = fcmp ogt float %75, 0x3F947AE140000000
  br i1 %3021, label %IF57, label %ELSE58

ENDIF:                                            ; preds = %IF60, %ELSE58, %IF57, %IF
  %temp21.0 = phi float [ %3018, %IF ], [ %5224, %IF57 ], [ %6677, %IF60 ], [ 0.000000e+00, %ELSE58 ]
  %temp22.0 = phi float [ %3019, %IF ], [ %5225, %IF57 ], [ %6678, %IF60 ], [ 0.000000e+00, %ELSE58 ]
  %temp23.0 = phi float [ %3020, %IF ], [ %5226, %IF57 ], [ %6679, %IF60 ], [ 0.000000e+00, %ELSE58 ]
  %3022 = fmul float %temp21.0, %35
  %3023 = fmul float %temp22.0, %35
  %3024 = fmul float %temp23.0, %35
  %3025 = call float @llvm.maxnum.f32(float %3022, float 0.000000e+00)
  %3026 = call float @llvm.maxnum.f32(float %3023, float 0.000000e+00)
  %3027 = call float @llvm.maxnum.f32(float %3024, float 0.000000e+00)
  %3028 = call float @fabs(float %3025)
  %3029 = call float @llvm.log2.f32(float %3028)
  %3030 = call float @llvm.maxnum.f32(float %3029, float 0xC7EFFFFFE0000000)
  %3031 = call float @fabs(float %3026)
  %3032 = call float @llvm.log2.f32(float %3031)
  %3033 = call float @llvm.maxnum.f32(float %3032, float 0xC7EFFFFFE0000000)
  %3034 = call float @fabs(float %3027)
  %3035 = call float @llvm.log2.f32(float %3034)
  %3036 = call float @llvm.maxnum.f32(float %3035, float 0xC7EFFFFFE0000000)
  %3037 = fmul float %3030, %36
  %3038 = fmul float %3033, %36
  %3039 = fmul float %3036, %36
  %3040 = call float @llvm.AMDIL.exp.(float %3037)
  %3041 = call float @llvm.AMDIL.exp.(float %3038)
  %3042 = call float @llvm.AMDIL.exp.(float %3039)
  %3043 = call i32 @llvm.SI.packf16(float %3040, float %3041)
  %3044 = bitcast i32 %3043 to float
  %3045 = call i32 @llvm.SI.packf16(float %3042, float %72)
  %3046 = bitcast i32 %3045 to float
  call void @llvm.SI.export(i32 15, i32 1, i32 1, i32 0, i32 1, float %3044, float %3046, float %3044, float %3046)
  ret void

IF57:                                             ; preds = %ELSE
  %3047 = fmul float %87, 0x3F50624DE0000000
  %3048 = fadd float %3047, %88
  %3049 = fmul float %90, 0x3F50624DE0000000
  %3050 = fsub float %3049, %87
  %3051 = fmul float %87, 0x3F50624DE0000000
  %3052 = fadd float %3051, %88
  %3053 = fmul float %90, 0x3F50624DE0000000
  %3054 = fsub float %3053, %87
  %3055 = fmul float %3052, 0x3FE2147AE0000000
  %3056 = fadd float %3055, %51
  %3057 = fmul float %3054, 0x3FE2147AE0000000
  %3058 = fadd float %3057, %52
  %3059 = fmul float %3048, 0x3FDB53F7C0000000
  %3060 = fadd float %3059, %51
  %3061 = fmul float %3050, 0x3FDB53F7C0000000
  %3062 = fadd float %3061, %52
  %3063 = call float @llvm.AMDIL.clamp.(float %3060, float 0.000000e+00, float 1.000000e+00)
  %3064 = call float @llvm.AMDIL.clamp.(float %3062, float 0.000000e+00, float 1.000000e+00)
  %3065 = bitcast float %3063 to i32
  %3066 = bitcast float %3064 to i32
  %3067 = insertelement <4 x i32> undef, i32 %3065, i32 0
  %3068 = insertelement <4 x i32> %3067, i32 %3066, i32 1
  %3069 = insertelement <4 x i32> %3068, i32 0, i32 2
  %3070 = bitcast <8 x i32> %38 to <32 x i8>
  %3071 = bitcast <4 x i32> %40 to <16 x i8>
  %3072 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3069, <32 x i8> %3070, <16 x i8> %3071, i32 2)
  %3073 = extractelement <4 x float> %3072, i32 0
  %3074 = extractelement <4 x float> %3072, i32 1
  %3075 = extractelement <4 x float> %3072, i32 2
  %3076 = extractelement <4 x float> %3072, i32 3
  %3077 = fmul float %3076, %3076
  %3078 = fmul float %3063, %106
  %3079 = fadd float %3078, %110
  %3080 = fmul float %3064, %107
  %3081 = fadd float %3080, %111
  %3082 = fmul float %3079, %3079
  %3083 = fmul float %3081, %3081
  %3084 = fadd float %3083, %3082
  %3085 = fadd float %3084, 1.000000e+00
  %3086 = call float @fabs(float %3085)
  %3087 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3086)
  %3088 = call float @llvm.minnum.f32(float %3087, float 0x47EFFFFFE0000000)
  %3089 = fmul float %3088, %3079
  %3090 = fmul float %3088, %3081
  %3091 = fmul float %3088, %3077
  %3092 = fmul float %3089, %3077
  %3093 = fsub float %3092, %101
  %3094 = fmul float %3090, %3077
  %3095 = fsub float %3094, %102
  %3096 = fsub float -0.000000e+00, %103
  %3097 = fsub float %3096, %3091
  %3098 = fmul float %3093, %3093
  %3099 = fmul float %3095, %3095
  %3100 = fadd float %3099, %3098
  %3101 = fmul float %3097, %3097
  %3102 = fadd float %3100, %3101
  %3103 = fmul float %32, %3102
  %3104 = fsub float 1.000000e+00, %3103
  %3105 = call float @llvm.AMDIL.clamp.(float %3104, float 0.000000e+00, float 1.000000e+00)
  %3106 = call float @fabs(float %3102)
  %3107 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3106)
  %3108 = call float @llvm.minnum.f32(float %3107, float 0x47EFFFFFE0000000)
  %3109 = fmul float %3108, %3093
  %3110 = fmul float %3108, %3095
  %3111 = fmul float %3108, %3097
  %3112 = fmul float %3109, %3073
  %3113 = fmul float %3110, %3074
  %3114 = fadd float %3113, %3112
  %3115 = fmul float %3111, %3075
  %3116 = fadd float %3114, %3115
  %3117 = fsub float %33, %3116
  %3118 = call float @llvm.AMDIL.clamp.(float %3117, float 0.000000e+00, float 1.000000e+00)
  %3119 = fmul float %3109, %68
  %3120 = fmul float %3110, %69
  %3121 = fadd float %3120, %3119
  %3122 = fmul float %3111, %70
  %3123 = fadd float %3121, %3122
  %3124 = fadd float %3123, %34
  %3125 = call float @llvm.AMDIL.clamp.(float %3124, float 0.000000e+00, float 1.000000e+00)
  %3126 = fmul float %3118, %3125
  %3127 = fmul float %3126, %3105
  %3128 = bitcast float %3063 to i32
  %3129 = bitcast float %3064 to i32
  %3130 = insertelement <4 x i32> undef, i32 %3128, i32 0
  %3131 = insertelement <4 x i32> %3130, i32 %3129, i32 1
  %3132 = insertelement <4 x i32> %3131, i32 0, i32 2
  %3133 = bitcast <8 x i32> %42 to <32 x i8>
  %3134 = bitcast <4 x i32> %44 to <16 x i8>
  %3135 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3132, <32 x i8> %3133, <16 x i8> %3134, i32 2)
  %3136 = extractelement <4 x float> %3135, i32 0
  %3137 = extractelement <4 x float> %3135, i32 1
  %3138 = extractelement <4 x float> %3135, i32 2
  %3139 = call float @llvm.AMDIL.clamp.(float %3056, float 0.000000e+00, float 1.000000e+00)
  %3140 = call float @llvm.AMDIL.clamp.(float %3058, float 0.000000e+00, float 1.000000e+00)
  %3141 = bitcast float %3139 to i32
  %3142 = bitcast float %3140 to i32
  %3143 = insertelement <4 x i32> undef, i32 %3141, i32 0
  %3144 = insertelement <4 x i32> %3143, i32 %3142, i32 1
  %3145 = insertelement <4 x i32> %3144, i32 0, i32 2
  %3146 = bitcast <8 x i32> %38 to <32 x i8>
  %3147 = bitcast <4 x i32> %40 to <16 x i8>
  %3148 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3145, <32 x i8> %3146, <16 x i8> %3147, i32 2)
  %3149 = extractelement <4 x float> %3148, i32 0
  %3150 = extractelement <4 x float> %3148, i32 1
  %3151 = extractelement <4 x float> %3148, i32 2
  %3152 = extractelement <4 x float> %3148, i32 3
  %3153 = fmul float %3152, %3152
  %3154 = fmul float %3139, %106
  %3155 = fadd float %3154, %110
  %3156 = fmul float %3140, %107
  %3157 = fadd float %3156, %111
  %3158 = fmul float %3155, %3155
  %3159 = fmul float %3157, %3157
  %3160 = fadd float %3159, %3158
  %3161 = fadd float %3160, 1.000000e+00
  %3162 = call float @fabs(float %3161)
  %3163 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3162)
  %3164 = call float @llvm.minnum.f32(float %3163, float 0x47EFFFFFE0000000)
  %3165 = fmul float %3164, %3155
  %3166 = fmul float %3164, %3157
  %3167 = fmul float %3164, %3153
  %3168 = fmul float %3165, %3153
  %3169 = fsub float %3168, %101
  %3170 = fmul float %3166, %3153
  %3171 = fsub float %3170, %102
  %3172 = fsub float -0.000000e+00, %103
  %3173 = fsub float %3172, %3167
  %3174 = fmul float %3169, %3169
  %3175 = fmul float %3171, %3171
  %3176 = fadd float %3175, %3174
  %3177 = fmul float %3173, %3173
  %3178 = fadd float %3176, %3177
  %3179 = fmul float %32, %3178
  %3180 = fsub float 1.000000e+00, %3179
  %3181 = call float @llvm.AMDIL.clamp.(float %3180, float 0.000000e+00, float 1.000000e+00)
  %3182 = call float @fabs(float %3178)
  %3183 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3182)
  %3184 = call float @llvm.minnum.f32(float %3183, float 0x47EFFFFFE0000000)
  %3185 = fmul float %3184, %3169
  %3186 = fmul float %3184, %3171
  %3187 = fmul float %3184, %3173
  %3188 = fmul float %3185, %3149
  %3189 = fmul float %3186, %3150
  %3190 = fadd float %3189, %3188
  %3191 = fmul float %3187, %3151
  %3192 = fadd float %3190, %3191
  %3193 = fsub float %33, %3192
  %3194 = call float @llvm.AMDIL.clamp.(float %3193, float 0.000000e+00, float 1.000000e+00)
  %3195 = fmul float %3185, %68
  %3196 = fmul float %3186, %69
  %3197 = fadd float %3196, %3195
  %3198 = fmul float %3187, %70
  %3199 = fadd float %3197, %3198
  %3200 = fadd float %3199, %34
  %3201 = call float @llvm.AMDIL.clamp.(float %3200, float 0.000000e+00, float 1.000000e+00)
  %3202 = fmul float %3194, %3201
  %3203 = fmul float %3202, %3181
  %3204 = bitcast float %3139 to i32
  %3205 = bitcast float %3140 to i32
  %3206 = insertelement <4 x i32> undef, i32 %3204, i32 0
  %3207 = insertelement <4 x i32> %3206, i32 %3205, i32 1
  %3208 = insertelement <4 x i32> %3207, i32 0, i32 2
  %3209 = bitcast <8 x i32> %42 to <32 x i8>
  %3210 = bitcast <4 x i32> %44 to <16 x i8>
  %3211 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3208, <32 x i8> %3209, <16 x i8> %3210, i32 2)
  %3212 = extractelement <4 x float> %3211, i32 0
  %3213 = extractelement <4 x float> %3211, i32 1
  %3214 = extractelement <4 x float> %3211, i32 2
  %3215 = fmul float %3203, %3212
  %3216 = fmul float %3203, %3213
  %3217 = fmul float %3203, %3214
  %3218 = fmul float %3136, %3127
  %3219 = fadd float %3218, %3215
  %3220 = fmul float %3137, %3127
  %3221 = fadd float %3220, %3216
  %3222 = fmul float %3138, %3127
  %3223 = fadd float %3222, %3217
  %3224 = fmul float %88, 0x3FE2F1AA00000000
  %3225 = fmul float %87, 0xBFE2F1AA00000000
  %3226 = fmul float %88, 0x3FD53F7CE0000000
  %3227 = fmul float %87, 0xBFD53F7CE0000000
  %3228 = fmul float %87, 0x3FE9CAC080000000
  %3229 = fadd float %3228, %3224
  %3230 = fmul float %90, 0x3FE9CAC080000000
  %3231 = fadd float %3230, %3225
  %3232 = fmul float %87, 0x3FE9CAC080000000
  %3233 = fadd float %3232, %3224
  %3234 = fmul float %90, 0x3FE9CAC080000000
  %3235 = fadd float %3234, %3225
  %3236 = fmul float %3233, 0x3FE5168720000000
  %3237 = fadd float %3236, %51
  %3238 = fmul float %3235, 0x3FE5168720000000
  %3239 = fadd float %3238, %52
  %3240 = fmul float %3229, 0x3FD0624DE0000000
  %3241 = fadd float %3240, %51
  %3242 = fmul float %3231, 0x3FD0624DE0000000
  %3243 = fadd float %3242, %52
  %3244 = call float @llvm.AMDIL.clamp.(float %3241, float 0.000000e+00, float 1.000000e+00)
  %3245 = call float @llvm.AMDIL.clamp.(float %3243, float 0.000000e+00, float 1.000000e+00)
  %3246 = bitcast float %3244 to i32
  %3247 = bitcast float %3245 to i32
  %3248 = insertelement <4 x i32> undef, i32 %3246, i32 0
  %3249 = insertelement <4 x i32> %3248, i32 %3247, i32 1
  %3250 = insertelement <4 x i32> %3249, i32 0, i32 2
  %3251 = bitcast <8 x i32> %38 to <32 x i8>
  %3252 = bitcast <4 x i32> %40 to <16 x i8>
  %3253 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3250, <32 x i8> %3251, <16 x i8> %3252, i32 2)
  %3254 = extractelement <4 x float> %3253, i32 0
  %3255 = extractelement <4 x float> %3253, i32 1
  %3256 = extractelement <4 x float> %3253, i32 2
  %3257 = extractelement <4 x float> %3253, i32 3
  %3258 = fmul float %3257, %3257
  %3259 = fmul float %3244, %106
  %3260 = fadd float %3259, %110
  %3261 = fmul float %3245, %107
  %3262 = fadd float %3261, %111
  %3263 = fmul float %3260, %3260
  %3264 = fmul float %3262, %3262
  %3265 = fadd float %3264, %3263
  %3266 = fadd float %3265, 1.000000e+00
  %3267 = call float @fabs(float %3266)
  %3268 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3267)
  %3269 = call float @llvm.minnum.f32(float %3268, float 0x47EFFFFFE0000000)
  %3270 = fmul float %3269, %3260
  %3271 = fmul float %3269, %3262
  %3272 = fmul float %3269, %3258
  %3273 = fmul float %3270, %3258
  %3274 = fsub float %3273, %101
  %3275 = fmul float %3271, %3258
  %3276 = fsub float %3275, %102
  %3277 = fsub float -0.000000e+00, %103
  %3278 = fsub float %3277, %3272
  %3279 = fmul float %3274, %3274
  %3280 = fmul float %3276, %3276
  %3281 = fadd float %3280, %3279
  %3282 = fmul float %3278, %3278
  %3283 = fadd float %3281, %3282
  %3284 = fmul float %32, %3283
  %3285 = fsub float 1.000000e+00, %3284
  %3286 = call float @llvm.AMDIL.clamp.(float %3285, float 0.000000e+00, float 1.000000e+00)
  %3287 = call float @fabs(float %3283)
  %3288 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3287)
  %3289 = call float @llvm.minnum.f32(float %3288, float 0x47EFFFFFE0000000)
  %3290 = fmul float %3289, %3274
  %3291 = fmul float %3289, %3276
  %3292 = fmul float %3289, %3278
  %3293 = fmul float %3290, %3254
  %3294 = fmul float %3291, %3255
  %3295 = fadd float %3294, %3293
  %3296 = fmul float %3292, %3256
  %3297 = fadd float %3295, %3296
  %3298 = fsub float %33, %3297
  %3299 = call float @llvm.AMDIL.clamp.(float %3298, float 0.000000e+00, float 1.000000e+00)
  %3300 = fmul float %3290, %68
  %3301 = fmul float %3291, %69
  %3302 = fadd float %3301, %3300
  %3303 = fmul float %3292, %70
  %3304 = fadd float %3302, %3303
  %3305 = fadd float %3304, %34
  %3306 = call float @llvm.AMDIL.clamp.(float %3305, float 0.000000e+00, float 1.000000e+00)
  %3307 = fmul float %3299, %3306
  %3308 = fmul float %3307, %3286
  %3309 = bitcast float %3244 to i32
  %3310 = bitcast float %3245 to i32
  %3311 = insertelement <4 x i32> undef, i32 %3309, i32 0
  %3312 = insertelement <4 x i32> %3311, i32 %3310, i32 1
  %3313 = insertelement <4 x i32> %3312, i32 0, i32 2
  %3314 = bitcast <8 x i32> %42 to <32 x i8>
  %3315 = bitcast <4 x i32> %44 to <16 x i8>
  %3316 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3313, <32 x i8> %3314, <16 x i8> %3315, i32 2)
  %3317 = extractelement <4 x float> %3316, i32 0
  %3318 = extractelement <4 x float> %3316, i32 1
  %3319 = extractelement <4 x float> %3316, i32 2
  %3320 = fmul float %3317, %3308
  %3321 = fadd float %3320, %3219
  %3322 = fmul float %3318, %3308
  %3323 = fadd float %3322, %3221
  %3324 = fmul float %3319, %3308
  %3325 = fadd float %3324, %3223
  %3326 = call float @llvm.AMDIL.clamp.(float %3237, float 0.000000e+00, float 1.000000e+00)
  %3327 = call float @llvm.AMDIL.clamp.(float %3239, float 0.000000e+00, float 1.000000e+00)
  %3328 = bitcast float %3326 to i32
  %3329 = bitcast float %3327 to i32
  %3330 = insertelement <4 x i32> undef, i32 %3328, i32 0
  %3331 = insertelement <4 x i32> %3330, i32 %3329, i32 1
  %3332 = insertelement <4 x i32> %3331, i32 0, i32 2
  %3333 = bitcast <8 x i32> %38 to <32 x i8>
  %3334 = bitcast <4 x i32> %40 to <16 x i8>
  %3335 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3332, <32 x i8> %3333, <16 x i8> %3334, i32 2)
  %3336 = extractelement <4 x float> %3335, i32 0
  %3337 = extractelement <4 x float> %3335, i32 1
  %3338 = extractelement <4 x float> %3335, i32 2
  %3339 = extractelement <4 x float> %3335, i32 3
  %3340 = fmul float %3339, %3339
  %3341 = fmul float %3326, %106
  %3342 = fadd float %3341, %110
  %3343 = fmul float %3327, %107
  %3344 = fadd float %3343, %111
  %3345 = fmul float %3342, %3342
  %3346 = fmul float %3344, %3344
  %3347 = fadd float %3346, %3345
  %3348 = fadd float %3347, 1.000000e+00
  %3349 = call float @fabs(float %3348)
  %3350 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3349)
  %3351 = call float @llvm.minnum.f32(float %3350, float 0x47EFFFFFE0000000)
  %3352 = fmul float %3351, %3342
  %3353 = fmul float %3351, %3344
  %3354 = fmul float %3351, %3340
  %3355 = fmul float %3352, %3340
  %3356 = fsub float %3355, %101
  %3357 = fmul float %3353, %3340
  %3358 = fsub float %3357, %102
  %3359 = fsub float -0.000000e+00, %103
  %3360 = fsub float %3359, %3354
  %3361 = fmul float %3356, %3356
  %3362 = fmul float %3358, %3358
  %3363 = fadd float %3362, %3361
  %3364 = fmul float %3360, %3360
  %3365 = fadd float %3363, %3364
  %3366 = fmul float %32, %3365
  %3367 = fsub float 1.000000e+00, %3366
  %3368 = call float @llvm.AMDIL.clamp.(float %3367, float 0.000000e+00, float 1.000000e+00)
  %3369 = call float @fabs(float %3365)
  %3370 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3369)
  %3371 = call float @llvm.minnum.f32(float %3370, float 0x47EFFFFFE0000000)
  %3372 = fmul float %3371, %3356
  %3373 = fmul float %3371, %3358
  %3374 = fmul float %3371, %3360
  %3375 = fmul float %3372, %3336
  %3376 = fmul float %3373, %3337
  %3377 = fadd float %3376, %3375
  %3378 = fmul float %3374, %3338
  %3379 = fadd float %3377, %3378
  %3380 = fsub float %33, %3379
  %3381 = call float @llvm.AMDIL.clamp.(float %3380, float 0.000000e+00, float 1.000000e+00)
  %3382 = fmul float %3372, %68
  %3383 = fmul float %3373, %69
  %3384 = fadd float %3383, %3382
  %3385 = fmul float %3374, %70
  %3386 = fadd float %3384, %3385
  %3387 = fadd float %3386, %34
  %3388 = call float @llvm.AMDIL.clamp.(float %3387, float 0.000000e+00, float 1.000000e+00)
  %3389 = fmul float %3381, %3388
  %3390 = fmul float %3389, %3368
  %3391 = bitcast float %3326 to i32
  %3392 = bitcast float %3327 to i32
  %3393 = insertelement <4 x i32> undef, i32 %3391, i32 0
  %3394 = insertelement <4 x i32> %3393, i32 %3392, i32 1
  %3395 = insertelement <4 x i32> %3394, i32 0, i32 2
  %3396 = bitcast <8 x i32> %42 to <32 x i8>
  %3397 = bitcast <4 x i32> %44 to <16 x i8>
  %3398 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3395, <32 x i8> %3396, <16 x i8> %3397, i32 2)
  %3399 = extractelement <4 x float> %3398, i32 0
  %3400 = extractelement <4 x float> %3398, i32 1
  %3401 = extractelement <4 x float> %3398, i32 2
  %3402 = fmul float %3399, %3390
  %3403 = fadd float %3402, %3321
  %3404 = fmul float %3400, %3390
  %3405 = fadd float %3404, %3323
  %3406 = fmul float %3401, %3390
  %3407 = fadd float %3406, %3325
  %3408 = fmul float %87, 0x3FEE2D0E60000000
  %3409 = fadd float %3408, %3226
  %3410 = fmul float %90, 0x3FEE2D0E60000000
  %3411 = fadd float %3410, %3227
  %3412 = fmul float %87, 0x3FEE2D0E60000000
  %3413 = fadd float %3412, %3226
  %3414 = fmul float %90, 0x3FEE2D0E60000000
  %3415 = fadd float %3414, %3227
  %3416 = fmul float %3413, 0x3FEBCED920000000
  %3417 = fadd float %3416, %51
  %3418 = fmul float %3415, 0x3FEBCED920000000
  %3419 = fadd float %3418, %52
  %3420 = fmul float %3409, 0x3FCB22D0E0000000
  %3421 = fadd float %3420, %51
  %3422 = fmul float %3411, 0x3FCB22D0E0000000
  %3423 = fadd float %3422, %52
  %3424 = call float @llvm.AMDIL.clamp.(float %3421, float 0.000000e+00, float 1.000000e+00)
  %3425 = call float @llvm.AMDIL.clamp.(float %3423, float 0.000000e+00, float 1.000000e+00)
  %3426 = bitcast float %3424 to i32
  %3427 = bitcast float %3425 to i32
  %3428 = insertelement <4 x i32> undef, i32 %3426, i32 0
  %3429 = insertelement <4 x i32> %3428, i32 %3427, i32 1
  %3430 = insertelement <4 x i32> %3429, i32 0, i32 2
  %3431 = bitcast <8 x i32> %38 to <32 x i8>
  %3432 = bitcast <4 x i32> %40 to <16 x i8>
  %3433 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3430, <32 x i8> %3431, <16 x i8> %3432, i32 2)
  %3434 = extractelement <4 x float> %3433, i32 0
  %3435 = extractelement <4 x float> %3433, i32 1
  %3436 = extractelement <4 x float> %3433, i32 2
  %3437 = extractelement <4 x float> %3433, i32 3
  %3438 = fmul float %3437, %3437
  %3439 = fmul float %3424, %106
  %3440 = fadd float %3439, %110
  %3441 = fmul float %3425, %107
  %3442 = fadd float %3441, %111
  %3443 = fmul float %3440, %3440
  %3444 = fmul float %3442, %3442
  %3445 = fadd float %3444, %3443
  %3446 = fadd float %3445, 1.000000e+00
  %3447 = call float @fabs(float %3446)
  %3448 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3447)
  %3449 = call float @llvm.minnum.f32(float %3448, float 0x47EFFFFFE0000000)
  %3450 = fmul float %3449, %3440
  %3451 = fmul float %3449, %3442
  %3452 = fmul float %3449, %3438
  %3453 = fmul float %3450, %3438
  %3454 = fsub float %3453, %101
  %3455 = fmul float %3451, %3438
  %3456 = fsub float %3455, %102
  %3457 = fsub float -0.000000e+00, %103
  %3458 = fsub float %3457, %3452
  %3459 = fmul float %3454, %3454
  %3460 = fmul float %3456, %3456
  %3461 = fadd float %3460, %3459
  %3462 = fmul float %3458, %3458
  %3463 = fadd float %3461, %3462
  %3464 = fmul float %32, %3463
  %3465 = fsub float 1.000000e+00, %3464
  %3466 = call float @llvm.AMDIL.clamp.(float %3465, float 0.000000e+00, float 1.000000e+00)
  %3467 = call float @fabs(float %3463)
  %3468 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3467)
  %3469 = call float @llvm.minnum.f32(float %3468, float 0x47EFFFFFE0000000)
  %3470 = fmul float %3469, %3454
  %3471 = fmul float %3469, %3456
  %3472 = fmul float %3469, %3458
  %3473 = fmul float %3470, %3434
  %3474 = fmul float %3471, %3435
  %3475 = fadd float %3474, %3473
  %3476 = fmul float %3472, %3436
  %3477 = fadd float %3475, %3476
  %3478 = fsub float %33, %3477
  %3479 = call float @llvm.AMDIL.clamp.(float %3478, float 0.000000e+00, float 1.000000e+00)
  %3480 = fmul float %3470, %68
  %3481 = fmul float %3471, %69
  %3482 = fadd float %3481, %3480
  %3483 = fmul float %3472, %70
  %3484 = fadd float %3482, %3483
  %3485 = fadd float %3484, %34
  %3486 = call float @llvm.AMDIL.clamp.(float %3485, float 0.000000e+00, float 1.000000e+00)
  %3487 = fmul float %3479, %3486
  %3488 = fmul float %3487, %3466
  %3489 = bitcast float %3424 to i32
  %3490 = bitcast float %3425 to i32
  %3491 = insertelement <4 x i32> undef, i32 %3489, i32 0
  %3492 = insertelement <4 x i32> %3491, i32 %3490, i32 1
  %3493 = insertelement <4 x i32> %3492, i32 0, i32 2
  %3494 = bitcast <8 x i32> %42 to <32 x i8>
  %3495 = bitcast <4 x i32> %44 to <16 x i8>
  %3496 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3493, <32 x i8> %3494, <16 x i8> %3495, i32 2)
  %3497 = extractelement <4 x float> %3496, i32 0
  %3498 = extractelement <4 x float> %3496, i32 1
  %3499 = extractelement <4 x float> %3496, i32 2
  %3500 = fmul float %3497, %3488
  %3501 = fadd float %3500, %3403
  %3502 = fmul float %3498, %3488
  %3503 = fadd float %3502, %3405
  %3504 = fmul float %3499, %3488
  %3505 = fadd float %3504, %3407
  %3506 = call float @llvm.AMDIL.clamp.(float %3417, float 0.000000e+00, float 1.000000e+00)
  %3507 = call float @llvm.AMDIL.clamp.(float %3419, float 0.000000e+00, float 1.000000e+00)
  %3508 = bitcast float %3506 to i32
  %3509 = bitcast float %3507 to i32
  %3510 = insertelement <4 x i32> undef, i32 %3508, i32 0
  %3511 = insertelement <4 x i32> %3510, i32 %3509, i32 1
  %3512 = insertelement <4 x i32> %3511, i32 0, i32 2
  %3513 = bitcast <8 x i32> %38 to <32 x i8>
  %3514 = bitcast <4 x i32> %40 to <16 x i8>
  %3515 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3512, <32 x i8> %3513, <16 x i8> %3514, i32 2)
  %3516 = extractelement <4 x float> %3515, i32 0
  %3517 = extractelement <4 x float> %3515, i32 1
  %3518 = extractelement <4 x float> %3515, i32 2
  %3519 = extractelement <4 x float> %3515, i32 3
  %3520 = fmul float %3519, %3519
  %3521 = fmul float %3506, %106
  %3522 = fadd float %3521, %110
  %3523 = fmul float %3507, %107
  %3524 = fadd float %3523, %111
  %3525 = fmul float %3522, %3522
  %3526 = fmul float %3524, %3524
  %3527 = fadd float %3526, %3525
  %3528 = fadd float %3527, 1.000000e+00
  %3529 = call float @fabs(float %3528)
  %3530 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3529)
  %3531 = call float @llvm.minnum.f32(float %3530, float 0x47EFFFFFE0000000)
  %3532 = fmul float %3531, %3522
  %3533 = fmul float %3531, %3524
  %3534 = fmul float %3531, %3520
  %3535 = fmul float %3532, %3520
  %3536 = fsub float %3535, %101
  %3537 = fmul float %3533, %3520
  %3538 = fsub float %3537, %102
  %3539 = fsub float -0.000000e+00, %103
  %3540 = fsub float %3539, %3534
  %3541 = fmul float %3536, %3536
  %3542 = fmul float %3538, %3538
  %3543 = fadd float %3542, %3541
  %3544 = fmul float %3540, %3540
  %3545 = fadd float %3543, %3544
  %3546 = fmul float %32, %3545
  %3547 = fsub float 1.000000e+00, %3546
  %3548 = call float @llvm.AMDIL.clamp.(float %3547, float 0.000000e+00, float 1.000000e+00)
  %3549 = call float @fabs(float %3545)
  %3550 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3549)
  %3551 = call float @llvm.minnum.f32(float %3550, float 0x47EFFFFFE0000000)
  %3552 = fmul float %3551, %3536
  %3553 = fmul float %3551, %3538
  %3554 = fmul float %3551, %3540
  %3555 = fmul float %3552, %3516
  %3556 = fmul float %3553, %3517
  %3557 = fadd float %3556, %3555
  %3558 = fmul float %3554, %3518
  %3559 = fadd float %3557, %3558
  %3560 = fsub float %33, %3559
  %3561 = call float @llvm.AMDIL.clamp.(float %3560, float 0.000000e+00, float 1.000000e+00)
  %3562 = fmul float %3552, %68
  %3563 = fmul float %3553, %69
  %3564 = fadd float %3563, %3562
  %3565 = fmul float %3554, %70
  %3566 = fadd float %3564, %3565
  %3567 = fadd float %3566, %34
  %3568 = call float @llvm.AMDIL.clamp.(float %3567, float 0.000000e+00, float 1.000000e+00)
  %3569 = fmul float %3561, %3568
  %3570 = fmul float %3569, %3548
  %3571 = bitcast float %3506 to i32
  %3572 = bitcast float %3507 to i32
  %3573 = insertelement <4 x i32> undef, i32 %3571, i32 0
  %3574 = insertelement <4 x i32> %3573, i32 %3572, i32 1
  %3575 = insertelement <4 x i32> %3574, i32 0, i32 2
  %3576 = bitcast <8 x i32> %42 to <32 x i8>
  %3577 = bitcast <4 x i32> %44 to <16 x i8>
  %3578 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3575, <32 x i8> %3576, <16 x i8> %3577, i32 2)
  %3579 = extractelement <4 x float> %3578, i32 0
  %3580 = extractelement <4 x float> %3578, i32 1
  %3581 = extractelement <4 x float> %3578, i32 2
  %3582 = fmul float %3579, %3570
  %3583 = fadd float %3582, %3501
  %3584 = fmul float %3580, %3570
  %3585 = fadd float %3584, %3503
  %3586 = fmul float %3581, %3570
  %3587 = fadd float %3586, %3505
  %3588 = fmul float %88, 0xBFD72B0200000000
  %3589 = fmul float %87, 0x3FD72B0200000000
  %3590 = fmul float %88, 0xBFE30A3D80000000
  %3591 = fmul float %87, 0x3FE30A3D80000000
  %3592 = fmul float %87, 0x3FEDD2F1A0000000
  %3593 = fadd float %3592, %3588
  %3594 = fmul float %90, 0x3FEDD2F1A0000000
  %3595 = fadd float %3594, %3589
  %3596 = fmul float %87, 0x3FEDD2F1A0000000
  %3597 = fadd float %3596, %3588
  %3598 = fmul float %90, 0x3FEDD2F1A0000000
  %3599 = fadd float %3598, %3589
  %3600 = fmul float %3597, 0x3FE69FBE80000000
  %3601 = fadd float %3600, %51
  %3602 = fmul float %3599, 0x3FE69FBE80000000
  %3603 = fadd float %3602, %52
  %3604 = fmul float %3593, 0x3FDD4FDF40000000
  %3605 = fadd float %3604, %51
  %3606 = fmul float %3595, 0x3FDD4FDF40000000
  %3607 = fadd float %3606, %52
  %3608 = call float @llvm.AMDIL.clamp.(float %3605, float 0.000000e+00, float 1.000000e+00)
  %3609 = call float @llvm.AMDIL.clamp.(float %3607, float 0.000000e+00, float 1.000000e+00)
  %3610 = bitcast float %3608 to i32
  %3611 = bitcast float %3609 to i32
  %3612 = insertelement <4 x i32> undef, i32 %3610, i32 0
  %3613 = insertelement <4 x i32> %3612, i32 %3611, i32 1
  %3614 = insertelement <4 x i32> %3613, i32 0, i32 2
  %3615 = bitcast <8 x i32> %38 to <32 x i8>
  %3616 = bitcast <4 x i32> %40 to <16 x i8>
  %3617 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3614, <32 x i8> %3615, <16 x i8> %3616, i32 2)
  %3618 = extractelement <4 x float> %3617, i32 0
  %3619 = extractelement <4 x float> %3617, i32 1
  %3620 = extractelement <4 x float> %3617, i32 2
  %3621 = extractelement <4 x float> %3617, i32 3
  %3622 = fmul float %3621, %3621
  %3623 = fmul float %3608, %106
  %3624 = fadd float %3623, %110
  %3625 = fmul float %3609, %107
  %3626 = fadd float %3625, %111
  %3627 = fmul float %3624, %3624
  %3628 = fmul float %3626, %3626
  %3629 = fadd float %3628, %3627
  %3630 = fadd float %3629, 1.000000e+00
  %3631 = call float @fabs(float %3630)
  %3632 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3631)
  %3633 = call float @llvm.minnum.f32(float %3632, float 0x47EFFFFFE0000000)
  %3634 = fmul float %3633, %3624
  %3635 = fmul float %3633, %3626
  %3636 = fmul float %3633, %3622
  %3637 = fmul float %3634, %3622
  %3638 = fsub float %3637, %101
  %3639 = fmul float %3635, %3622
  %3640 = fsub float %3639, %102
  %3641 = fsub float -0.000000e+00, %103
  %3642 = fsub float %3641, %3636
  %3643 = fmul float %3638, %3638
  %3644 = fmul float %3640, %3640
  %3645 = fadd float %3644, %3643
  %3646 = fmul float %3642, %3642
  %3647 = fadd float %3645, %3646
  %3648 = fmul float %32, %3647
  %3649 = fsub float 1.000000e+00, %3648
  %3650 = call float @llvm.AMDIL.clamp.(float %3649, float 0.000000e+00, float 1.000000e+00)
  %3651 = call float @fabs(float %3647)
  %3652 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3651)
  %3653 = call float @llvm.minnum.f32(float %3652, float 0x47EFFFFFE0000000)
  %3654 = fmul float %3653, %3638
  %3655 = fmul float %3653, %3640
  %3656 = fmul float %3653, %3642
  %3657 = fmul float %3654, %3618
  %3658 = fmul float %3655, %3619
  %3659 = fadd float %3658, %3657
  %3660 = fmul float %3656, %3620
  %3661 = fadd float %3659, %3660
  %3662 = fsub float %33, %3661
  %3663 = call float @llvm.AMDIL.clamp.(float %3662, float 0.000000e+00, float 1.000000e+00)
  %3664 = fmul float %3654, %68
  %3665 = fmul float %3655, %69
  %3666 = fadd float %3665, %3664
  %3667 = fmul float %3656, %70
  %3668 = fadd float %3666, %3667
  %3669 = fadd float %3668, %34
  %3670 = call float @llvm.AMDIL.clamp.(float %3669, float 0.000000e+00, float 1.000000e+00)
  %3671 = fmul float %3663, %3670
  %3672 = fmul float %3671, %3650
  %3673 = bitcast float %3608 to i32
  %3674 = bitcast float %3609 to i32
  %3675 = insertelement <4 x i32> undef, i32 %3673, i32 0
  %3676 = insertelement <4 x i32> %3675, i32 %3674, i32 1
  %3677 = insertelement <4 x i32> %3676, i32 0, i32 2
  %3678 = bitcast <8 x i32> %42 to <32 x i8>
  %3679 = bitcast <4 x i32> %44 to <16 x i8>
  %3680 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3677, <32 x i8> %3678, <16 x i8> %3679, i32 2)
  %3681 = extractelement <4 x float> %3680, i32 0
  %3682 = extractelement <4 x float> %3680, i32 1
  %3683 = extractelement <4 x float> %3680, i32 2
  %3684 = fmul float %3681, %3672
  %3685 = fadd float %3684, %3583
  %3686 = fmul float %3682, %3672
  %3687 = fadd float %3686, %3585
  %3688 = fmul float %3683, %3672
  %3689 = fadd float %3688, %3587
  %3690 = call float @llvm.AMDIL.clamp.(float %3601, float 0.000000e+00, float 1.000000e+00)
  %3691 = call float @llvm.AMDIL.clamp.(float %3603, float 0.000000e+00, float 1.000000e+00)
  %3692 = bitcast float %3690 to i32
  %3693 = bitcast float %3691 to i32
  %3694 = insertelement <4 x i32> undef, i32 %3692, i32 0
  %3695 = insertelement <4 x i32> %3694, i32 %3693, i32 1
  %3696 = insertelement <4 x i32> %3695, i32 0, i32 2
  %3697 = bitcast <8 x i32> %38 to <32 x i8>
  %3698 = bitcast <4 x i32> %40 to <16 x i8>
  %3699 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3696, <32 x i8> %3697, <16 x i8> %3698, i32 2)
  %3700 = extractelement <4 x float> %3699, i32 0
  %3701 = extractelement <4 x float> %3699, i32 1
  %3702 = extractelement <4 x float> %3699, i32 2
  %3703 = extractelement <4 x float> %3699, i32 3
  %3704 = fmul float %3703, %3703
  %3705 = fmul float %3690, %106
  %3706 = fadd float %3705, %110
  %3707 = fmul float %3691, %107
  %3708 = fadd float %3707, %111
  %3709 = fmul float %3706, %3706
  %3710 = fmul float %3708, %3708
  %3711 = fadd float %3710, %3709
  %3712 = fadd float %3711, 1.000000e+00
  %3713 = call float @fabs(float %3712)
  %3714 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3713)
  %3715 = call float @llvm.minnum.f32(float %3714, float 0x47EFFFFFE0000000)
  %3716 = fmul float %3715, %3706
  %3717 = fmul float %3715, %3708
  %3718 = fmul float %3715, %3704
  %3719 = fmul float %3716, %3704
  %3720 = fsub float %3719, %101
  %3721 = fmul float %3717, %3704
  %3722 = fsub float %3721, %102
  %3723 = fsub float -0.000000e+00, %103
  %3724 = fsub float %3723, %3718
  %3725 = fmul float %3720, %3720
  %3726 = fmul float %3722, %3722
  %3727 = fadd float %3726, %3725
  %3728 = fmul float %3724, %3724
  %3729 = fadd float %3727, %3728
  %3730 = fmul float %32, %3729
  %3731 = fsub float 1.000000e+00, %3730
  %3732 = call float @llvm.AMDIL.clamp.(float %3731, float 0.000000e+00, float 1.000000e+00)
  %3733 = call float @fabs(float %3729)
  %3734 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3733)
  %3735 = call float @llvm.minnum.f32(float %3734, float 0x47EFFFFFE0000000)
  %3736 = fmul float %3735, %3720
  %3737 = fmul float %3735, %3722
  %3738 = fmul float %3735, %3724
  %3739 = fmul float %3736, %3700
  %3740 = fmul float %3737, %3701
  %3741 = fadd float %3740, %3739
  %3742 = fmul float %3738, %3702
  %3743 = fadd float %3741, %3742
  %3744 = fsub float %33, %3743
  %3745 = call float @llvm.AMDIL.clamp.(float %3744, float 0.000000e+00, float 1.000000e+00)
  %3746 = fmul float %3736, %68
  %3747 = fmul float %3737, %69
  %3748 = fadd float %3747, %3746
  %3749 = fmul float %3738, %70
  %3750 = fadd float %3748, %3749
  %3751 = fadd float %3750, %34
  %3752 = call float @llvm.AMDIL.clamp.(float %3751, float 0.000000e+00, float 1.000000e+00)
  %3753 = fmul float %3745, %3752
  %3754 = fmul float %3753, %3732
  %3755 = bitcast float %3690 to i32
  %3756 = bitcast float %3691 to i32
  %3757 = insertelement <4 x i32> undef, i32 %3755, i32 0
  %3758 = insertelement <4 x i32> %3757, i32 %3756, i32 1
  %3759 = insertelement <4 x i32> %3758, i32 0, i32 2
  %3760 = bitcast <8 x i32> %42 to <32 x i8>
  %3761 = bitcast <4 x i32> %44 to <16 x i8>
  %3762 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3759, <32 x i8> %3760, <16 x i8> %3761, i32 2)
  %3763 = extractelement <4 x float> %3762, i32 0
  %3764 = extractelement <4 x float> %3762, i32 1
  %3765 = extractelement <4 x float> %3762, i32 2
  %3766 = fmul float %3763, %3754
  %3767 = fadd float %3766, %3685
  %3768 = fmul float %3764, %3754
  %3769 = fadd float %3768, %3687
  %3770 = fmul float %3765, %3754
  %3771 = fadd float %3770, %3689
  %3772 = fmul float %87, 0x3FE9BA5E40000000
  %3773 = fadd float %3772, %3590
  %3774 = fmul float %90, 0x3FE9BA5E40000000
  %3775 = fadd float %3774, %3591
  %3776 = fmul float %87, 0x3FE9BA5E40000000
  %3777 = fadd float %3776, %3590
  %3778 = fmul float %90, 0x3FE9BA5E40000000
  %3779 = fadd float %3778, %3591
  %3780 = fmul float %3777, 0x3FEC51EB80000000
  %3781 = fadd float %3780, %51
  %3782 = fmul float %3779, 0x3FEC51EB80000000
  %3783 = fadd float %3782, %52
  %3784 = fmul float %3773, 0x3FCBA5E360000000
  %3785 = fadd float %3784, %51
  %3786 = fmul float %3775, 0x3FCBA5E360000000
  %3787 = fadd float %3786, %52
  %3788 = call float @llvm.AMDIL.clamp.(float %3785, float 0.000000e+00, float 1.000000e+00)
  %3789 = call float @llvm.AMDIL.clamp.(float %3787, float 0.000000e+00, float 1.000000e+00)
  %3790 = bitcast float %3788 to i32
  %3791 = bitcast float %3789 to i32
  %3792 = insertelement <4 x i32> undef, i32 %3790, i32 0
  %3793 = insertelement <4 x i32> %3792, i32 %3791, i32 1
  %3794 = insertelement <4 x i32> %3793, i32 0, i32 2
  %3795 = bitcast <8 x i32> %38 to <32 x i8>
  %3796 = bitcast <4 x i32> %40 to <16 x i8>
  %3797 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3794, <32 x i8> %3795, <16 x i8> %3796, i32 2)
  %3798 = extractelement <4 x float> %3797, i32 0
  %3799 = extractelement <4 x float> %3797, i32 1
  %3800 = extractelement <4 x float> %3797, i32 2
  %3801 = extractelement <4 x float> %3797, i32 3
  %3802 = fmul float %3801, %3801
  %3803 = fmul float %3788, %106
  %3804 = fadd float %3803, %110
  %3805 = fmul float %3789, %107
  %3806 = fadd float %3805, %111
  %3807 = fmul float %3804, %3804
  %3808 = fmul float %3806, %3806
  %3809 = fadd float %3808, %3807
  %3810 = fadd float %3809, 1.000000e+00
  %3811 = call float @fabs(float %3810)
  %3812 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3811)
  %3813 = call float @llvm.minnum.f32(float %3812, float 0x47EFFFFFE0000000)
  %3814 = fmul float %3813, %3804
  %3815 = fmul float %3813, %3806
  %3816 = fmul float %3813, %3802
  %3817 = fmul float %3814, %3802
  %3818 = fsub float %3817, %101
  %3819 = fmul float %3815, %3802
  %3820 = fsub float %3819, %102
  %3821 = fsub float -0.000000e+00, %103
  %3822 = fsub float %3821, %3816
  %3823 = fmul float %3818, %3818
  %3824 = fmul float %3820, %3820
  %3825 = fadd float %3824, %3823
  %3826 = fmul float %3822, %3822
  %3827 = fadd float %3825, %3826
  %3828 = fmul float %32, %3827
  %3829 = fsub float 1.000000e+00, %3828
  %3830 = call float @llvm.AMDIL.clamp.(float %3829, float 0.000000e+00, float 1.000000e+00)
  %3831 = call float @fabs(float %3827)
  %3832 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3831)
  %3833 = call float @llvm.minnum.f32(float %3832, float 0x47EFFFFFE0000000)
  %3834 = fmul float %3833, %3818
  %3835 = fmul float %3833, %3820
  %3836 = fmul float %3833, %3822
  %3837 = fmul float %3834, %3798
  %3838 = fmul float %3835, %3799
  %3839 = fadd float %3838, %3837
  %3840 = fmul float %3836, %3800
  %3841 = fadd float %3839, %3840
  %3842 = fsub float %33, %3841
  %3843 = call float @llvm.AMDIL.clamp.(float %3842, float 0.000000e+00, float 1.000000e+00)
  %3844 = fmul float %3834, %68
  %3845 = fmul float %3835, %69
  %3846 = fadd float %3845, %3844
  %3847 = fmul float %3836, %70
  %3848 = fadd float %3846, %3847
  %3849 = fadd float %3848, %34
  %3850 = call float @llvm.AMDIL.clamp.(float %3849, float 0.000000e+00, float 1.000000e+00)
  %3851 = fmul float %3843, %3850
  %3852 = fmul float %3851, %3830
  %3853 = bitcast float %3788 to i32
  %3854 = bitcast float %3789 to i32
  %3855 = insertelement <4 x i32> undef, i32 %3853, i32 0
  %3856 = insertelement <4 x i32> %3855, i32 %3854, i32 1
  %3857 = insertelement <4 x i32> %3856, i32 0, i32 2
  %3858 = bitcast <8 x i32> %42 to <32 x i8>
  %3859 = bitcast <4 x i32> %44 to <16 x i8>
  %3860 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3857, <32 x i8> %3858, <16 x i8> %3859, i32 2)
  %3861 = extractelement <4 x float> %3860, i32 0
  %3862 = extractelement <4 x float> %3860, i32 1
  %3863 = extractelement <4 x float> %3860, i32 2
  %3864 = fmul float %3861, %3852
  %3865 = fadd float %3864, %3767
  %3866 = fmul float %3862, %3852
  %3867 = fadd float %3866, %3769
  %3868 = fmul float %3863, %3852
  %3869 = fadd float %3868, %3771
  %3870 = call float @llvm.AMDIL.clamp.(float %3781, float 0.000000e+00, float 1.000000e+00)
  %3871 = call float @llvm.AMDIL.clamp.(float %3783, float 0.000000e+00, float 1.000000e+00)
  %3872 = bitcast float %3870 to i32
  %3873 = bitcast float %3871 to i32
  %3874 = insertelement <4 x i32> undef, i32 %3872, i32 0
  %3875 = insertelement <4 x i32> %3874, i32 %3873, i32 1
  %3876 = insertelement <4 x i32> %3875, i32 0, i32 2
  %3877 = bitcast <8 x i32> %38 to <32 x i8>
  %3878 = bitcast <4 x i32> %40 to <16 x i8>
  %3879 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3876, <32 x i8> %3877, <16 x i8> %3878, i32 2)
  %3880 = extractelement <4 x float> %3879, i32 0
  %3881 = extractelement <4 x float> %3879, i32 1
  %3882 = extractelement <4 x float> %3879, i32 2
  %3883 = extractelement <4 x float> %3879, i32 3
  %3884 = fmul float %3883, %3883
  %3885 = fmul float %3870, %106
  %3886 = fadd float %3885, %110
  %3887 = fmul float %3871, %107
  %3888 = fadd float %3887, %111
  %3889 = fmul float %3886, %3886
  %3890 = fmul float %3888, %3888
  %3891 = fadd float %3890, %3889
  %3892 = fadd float %3891, 1.000000e+00
  %3893 = call float @fabs(float %3892)
  %3894 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3893)
  %3895 = call float @llvm.minnum.f32(float %3894, float 0x47EFFFFFE0000000)
  %3896 = fmul float %3895, %3886
  %3897 = fmul float %3895, %3888
  %3898 = fmul float %3895, %3884
  %3899 = fmul float %3896, %3884
  %3900 = fsub float %3899, %101
  %3901 = fmul float %3897, %3884
  %3902 = fsub float %3901, %102
  %3903 = fsub float -0.000000e+00, %103
  %3904 = fsub float %3903, %3898
  %3905 = fmul float %3900, %3900
  %3906 = fmul float %3902, %3902
  %3907 = fadd float %3906, %3905
  %3908 = fmul float %3904, %3904
  %3909 = fadd float %3907, %3908
  %3910 = fmul float %32, %3909
  %3911 = fsub float 1.000000e+00, %3910
  %3912 = call float @llvm.AMDIL.clamp.(float %3911, float 0.000000e+00, float 1.000000e+00)
  %3913 = call float @fabs(float %3909)
  %3914 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3913)
  %3915 = call float @llvm.minnum.f32(float %3914, float 0x47EFFFFFE0000000)
  %3916 = fmul float %3915, %3900
  %3917 = fmul float %3915, %3902
  %3918 = fmul float %3915, %3904
  %3919 = fmul float %3916, %3880
  %3920 = fmul float %3917, %3881
  %3921 = fadd float %3920, %3919
  %3922 = fmul float %3918, %3882
  %3923 = fadd float %3921, %3922
  %3924 = fsub float %33, %3923
  %3925 = call float @llvm.AMDIL.clamp.(float %3924, float 0.000000e+00, float 1.000000e+00)
  %3926 = fmul float %3916, %68
  %3927 = fmul float %3917, %69
  %3928 = fadd float %3927, %3926
  %3929 = fmul float %3918, %70
  %3930 = fadd float %3928, %3929
  %3931 = fadd float %3930, %34
  %3932 = call float @llvm.AMDIL.clamp.(float %3931, float 0.000000e+00, float 1.000000e+00)
  %3933 = fmul float %3925, %3932
  %3934 = fmul float %3933, %3912
  %3935 = bitcast float %3870 to i32
  %3936 = bitcast float %3871 to i32
  %3937 = insertelement <4 x i32> undef, i32 %3935, i32 0
  %3938 = insertelement <4 x i32> %3937, i32 %3936, i32 1
  %3939 = insertelement <4 x i32> %3938, i32 0, i32 2
  %3940 = bitcast <8 x i32> %42 to <32 x i8>
  %3941 = bitcast <4 x i32> %44 to <16 x i8>
  %3942 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3939, <32 x i8> %3940, <16 x i8> %3941, i32 2)
  %3943 = extractelement <4 x float> %3942, i32 0
  %3944 = extractelement <4 x float> %3942, i32 1
  %3945 = extractelement <4 x float> %3942, i32 2
  %3946 = fmul float %3943, %3934
  %3947 = fadd float %3946, %3865
  %3948 = fmul float %3944, %3934
  %3949 = fadd float %3948, %3867
  %3950 = fmul float %3945, %3934
  %3951 = fadd float %3950, %3869
  %3952 = fmul float %88, 0xBFECE56040000000
  %3953 = fmul float %87, 0x3FECE56040000000
  %3954 = fmul float %88, 0xBFE0083120000000
  %3955 = fmul float %87, 0x3FE0083120000000
  %3956 = fmul float %87, 0x3FDB851EC0000000
  %3957 = fadd float %3956, %3952
  %3958 = fmul float %90, 0x3FDB851EC0000000
  %3959 = fadd float %3958, %3953
  %3960 = fmul float %87, 0x3FDB851EC0000000
  %3961 = fadd float %3960, %3952
  %3962 = fmul float %90, 0x3FDB851EC0000000
  %3963 = fadd float %3962, %3953
  %3964 = fmul float %3961, 0x3FEF3B6460000000
  %3965 = fadd float %3964, %51
  %3966 = fmul float %3963, 0x3FEF3B6460000000
  %3967 = fadd float %3966, %52
  %3968 = fmul float %3957, 0x3FDFCED920000000
  %3969 = fadd float %3968, %51
  %3970 = fmul float %3959, 0x3FDFCED920000000
  %3971 = fadd float %3970, %52
  %3972 = call float @llvm.AMDIL.clamp.(float %3969, float 0.000000e+00, float 1.000000e+00)
  %3973 = call float @llvm.AMDIL.clamp.(float %3971, float 0.000000e+00, float 1.000000e+00)
  %3974 = bitcast float %3972 to i32
  %3975 = bitcast float %3973 to i32
  %3976 = insertelement <4 x i32> undef, i32 %3974, i32 0
  %3977 = insertelement <4 x i32> %3976, i32 %3975, i32 1
  %3978 = insertelement <4 x i32> %3977, i32 0, i32 2
  %3979 = bitcast <8 x i32> %38 to <32 x i8>
  %3980 = bitcast <4 x i32> %40 to <16 x i8>
  %3981 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3978, <32 x i8> %3979, <16 x i8> %3980, i32 2)
  %3982 = extractelement <4 x float> %3981, i32 0
  %3983 = extractelement <4 x float> %3981, i32 1
  %3984 = extractelement <4 x float> %3981, i32 2
  %3985 = extractelement <4 x float> %3981, i32 3
  %3986 = fmul float %3985, %3985
  %3987 = fmul float %3972, %106
  %3988 = fadd float %3987, %110
  %3989 = fmul float %3973, %107
  %3990 = fadd float %3989, %111
  %3991 = fmul float %3988, %3988
  %3992 = fmul float %3990, %3990
  %3993 = fadd float %3992, %3991
  %3994 = fadd float %3993, 1.000000e+00
  %3995 = call float @fabs(float %3994)
  %3996 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3995)
  %3997 = call float @llvm.minnum.f32(float %3996, float 0x47EFFFFFE0000000)
  %3998 = fmul float %3997, %3988
  %3999 = fmul float %3997, %3990
  %4000 = fmul float %3997, %3986
  %4001 = fmul float %3998, %3986
  %4002 = fsub float %4001, %101
  %4003 = fmul float %3999, %3986
  %4004 = fsub float %4003, %102
  %4005 = fsub float -0.000000e+00, %103
  %4006 = fsub float %4005, %4000
  %4007 = fmul float %4002, %4002
  %4008 = fmul float %4004, %4004
  %4009 = fadd float %4008, %4007
  %4010 = fmul float %4006, %4006
  %4011 = fadd float %4009, %4010
  %4012 = fmul float %32, %4011
  %4013 = fsub float 1.000000e+00, %4012
  %4014 = call float @llvm.AMDIL.clamp.(float %4013, float 0.000000e+00, float 1.000000e+00)
  %4015 = call float @fabs(float %4011)
  %4016 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4015)
  %4017 = call float @llvm.minnum.f32(float %4016, float 0x47EFFFFFE0000000)
  %4018 = fmul float %4017, %4002
  %4019 = fmul float %4017, %4004
  %4020 = fmul float %4017, %4006
  %4021 = fmul float %4018, %3982
  %4022 = fmul float %4019, %3983
  %4023 = fadd float %4022, %4021
  %4024 = fmul float %4020, %3984
  %4025 = fadd float %4023, %4024
  %4026 = fsub float %33, %4025
  %4027 = call float @llvm.AMDIL.clamp.(float %4026, float 0.000000e+00, float 1.000000e+00)
  %4028 = fmul float %4018, %68
  %4029 = fmul float %4019, %69
  %4030 = fadd float %4029, %4028
  %4031 = fmul float %4020, %70
  %4032 = fadd float %4030, %4031
  %4033 = fadd float %4032, %34
  %4034 = call float @llvm.AMDIL.clamp.(float %4033, float 0.000000e+00, float 1.000000e+00)
  %4035 = fmul float %4027, %4034
  %4036 = fmul float %4035, %4014
  %4037 = bitcast float %3972 to i32
  %4038 = bitcast float %3973 to i32
  %4039 = insertelement <4 x i32> undef, i32 %4037, i32 0
  %4040 = insertelement <4 x i32> %4039, i32 %4038, i32 1
  %4041 = insertelement <4 x i32> %4040, i32 0, i32 2
  %4042 = bitcast <8 x i32> %42 to <32 x i8>
  %4043 = bitcast <4 x i32> %44 to <16 x i8>
  %4044 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4041, <32 x i8> %4042, <16 x i8> %4043, i32 2)
  %4045 = extractelement <4 x float> %4044, i32 0
  %4046 = extractelement <4 x float> %4044, i32 1
  %4047 = extractelement <4 x float> %4044, i32 2
  %4048 = fmul float %4045, %4036
  %4049 = fadd float %4048, %3947
  %4050 = fmul float %4046, %4036
  %4051 = fadd float %4050, %3949
  %4052 = fmul float %4047, %4036
  %4053 = fadd float %4052, %3951
  %4054 = call float @llvm.AMDIL.clamp.(float %3965, float 0.000000e+00, float 1.000000e+00)
  %4055 = call float @llvm.AMDIL.clamp.(float %3967, float 0.000000e+00, float 1.000000e+00)
  %4056 = bitcast float %4054 to i32
  %4057 = bitcast float %4055 to i32
  %4058 = insertelement <4 x i32> undef, i32 %4056, i32 0
  %4059 = insertelement <4 x i32> %4058, i32 %4057, i32 1
  %4060 = insertelement <4 x i32> %4059, i32 0, i32 2
  %4061 = bitcast <8 x i32> %38 to <32 x i8>
  %4062 = bitcast <4 x i32> %40 to <16 x i8>
  %4063 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4060, <32 x i8> %4061, <16 x i8> %4062, i32 2)
  %4064 = extractelement <4 x float> %4063, i32 0
  %4065 = extractelement <4 x float> %4063, i32 1
  %4066 = extractelement <4 x float> %4063, i32 2
  %4067 = extractelement <4 x float> %4063, i32 3
  %4068 = fmul float %4067, %4067
  %4069 = fmul float %4054, %106
  %4070 = fadd float %4069, %110
  %4071 = fmul float %4055, %107
  %4072 = fadd float %4071, %111
  %4073 = fmul float %4070, %4070
  %4074 = fmul float %4072, %4072
  %4075 = fadd float %4074, %4073
  %4076 = fadd float %4075, 1.000000e+00
  %4077 = call float @fabs(float %4076)
  %4078 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4077)
  %4079 = call float @llvm.minnum.f32(float %4078, float 0x47EFFFFFE0000000)
  %4080 = fmul float %4079, %4070
  %4081 = fmul float %4079, %4072
  %4082 = fmul float %4079, %4068
  %4083 = fmul float %4080, %4068
  %4084 = fsub float %4083, %101
  %4085 = fmul float %4081, %4068
  %4086 = fsub float %4085, %102
  %4087 = fsub float -0.000000e+00, %103
  %4088 = fsub float %4087, %4082
  %4089 = fmul float %4084, %4084
  %4090 = fmul float %4086, %4086
  %4091 = fadd float %4090, %4089
  %4092 = fmul float %4088, %4088
  %4093 = fadd float %4091, %4092
  %4094 = fmul float %32, %4093
  %4095 = fsub float 1.000000e+00, %4094
  %4096 = call float @llvm.AMDIL.clamp.(float %4095, float 0.000000e+00, float 1.000000e+00)
  %4097 = call float @fabs(float %4093)
  %4098 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4097)
  %4099 = call float @llvm.minnum.f32(float %4098, float 0x47EFFFFFE0000000)
  %4100 = fmul float %4099, %4084
  %4101 = fmul float %4099, %4086
  %4102 = fmul float %4099, %4088
  %4103 = fmul float %4100, %4064
  %4104 = fmul float %4101, %4065
  %4105 = fadd float %4104, %4103
  %4106 = fmul float %4102, %4066
  %4107 = fadd float %4105, %4106
  %4108 = fsub float %33, %4107
  %4109 = call float @llvm.AMDIL.clamp.(float %4108, float 0.000000e+00, float 1.000000e+00)
  %4110 = fmul float %4100, %68
  %4111 = fmul float %4101, %69
  %4112 = fadd float %4111, %4110
  %4113 = fmul float %4102, %70
  %4114 = fadd float %4112, %4113
  %4115 = fadd float %4114, %34
  %4116 = call float @llvm.AMDIL.clamp.(float %4115, float 0.000000e+00, float 1.000000e+00)
  %4117 = fmul float %4109, %4116
  %4118 = fmul float %4117, %4096
  %4119 = bitcast float %4054 to i32
  %4120 = bitcast float %4055 to i32
  %4121 = insertelement <4 x i32> undef, i32 %4119, i32 0
  %4122 = insertelement <4 x i32> %4121, i32 %4120, i32 1
  %4123 = insertelement <4 x i32> %4122, i32 0, i32 2
  %4124 = bitcast <8 x i32> %42 to <32 x i8>
  %4125 = bitcast <4 x i32> %44 to <16 x i8>
  %4126 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4123, <32 x i8> %4124, <16 x i8> %4125, i32 2)
  %4127 = extractelement <4 x float> %4126, i32 0
  %4128 = extractelement <4 x float> %4126, i32 1
  %4129 = extractelement <4 x float> %4126, i32 2
  %4130 = fmul float %4127, %4118
  %4131 = fadd float %4130, %4049
  %4132 = fmul float %4128, %4118
  %4133 = fadd float %4132, %4051
  %4134 = fmul float %4129, %4118
  %4135 = fadd float %4134, %4053
  %4136 = fmul float %87, 0xBFDB851EC0000000
  %4137 = fadd float %4136, %3952
  %4138 = fmul float %90, 0xBFDB851EC0000000
  %4139 = fadd float %4138, %3953
  %4140 = fmul float %87, 0xBFDB851EC0000000
  %4141 = fadd float %4140, %3952
  %4142 = fmul float %90, 0xBFDB851EC0000000
  %4143 = fadd float %4142, %3953
  %4144 = fmul float %4141, 0x3FE36C8B40000000
  %4145 = fadd float %4144, %51
  %4146 = fmul float %4143, 0x3FE36C8B40000000
  %4147 = fadd float %4146, %52
  %4148 = fmul float %4137, 0x3FE1604180000000
  %4149 = fadd float %4148, %51
  %4150 = fmul float %4139, 0x3FE1604180000000
  %4151 = fadd float %4150, %52
  %4152 = call float @llvm.AMDIL.clamp.(float %4149, float 0.000000e+00, float 1.000000e+00)
  %4153 = call float @llvm.AMDIL.clamp.(float %4151, float 0.000000e+00, float 1.000000e+00)
  %4154 = bitcast float %4152 to i32
  %4155 = bitcast float %4153 to i32
  %4156 = insertelement <4 x i32> undef, i32 %4154, i32 0
  %4157 = insertelement <4 x i32> %4156, i32 %4155, i32 1
  %4158 = insertelement <4 x i32> %4157, i32 0, i32 2
  %4159 = bitcast <8 x i32> %38 to <32 x i8>
  %4160 = bitcast <4 x i32> %40 to <16 x i8>
  %4161 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4158, <32 x i8> %4159, <16 x i8> %4160, i32 2)
  %4162 = extractelement <4 x float> %4161, i32 0
  %4163 = extractelement <4 x float> %4161, i32 1
  %4164 = extractelement <4 x float> %4161, i32 2
  %4165 = extractelement <4 x float> %4161, i32 3
  %4166 = fmul float %4165, %4165
  %4167 = fmul float %4152, %106
  %4168 = fadd float %4167, %110
  %4169 = fmul float %4153, %107
  %4170 = fadd float %4169, %111
  %4171 = fmul float %4168, %4168
  %4172 = fmul float %4170, %4170
  %4173 = fadd float %4172, %4171
  %4174 = fadd float %4173, 1.000000e+00
  %4175 = call float @fabs(float %4174)
  %4176 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4175)
  %4177 = call float @llvm.minnum.f32(float %4176, float 0x47EFFFFFE0000000)
  %4178 = fmul float %4177, %4168
  %4179 = fmul float %4177, %4170
  %4180 = fmul float %4177, %4166
  %4181 = fmul float %4178, %4166
  %4182 = fsub float %4181, %101
  %4183 = fmul float %4179, %4166
  %4184 = fsub float %4183, %102
  %4185 = fsub float -0.000000e+00, %103
  %4186 = fsub float %4185, %4180
  %4187 = fmul float %4182, %4182
  %4188 = fmul float %4184, %4184
  %4189 = fadd float %4188, %4187
  %4190 = fmul float %4186, %4186
  %4191 = fadd float %4189, %4190
  %4192 = fmul float %32, %4191
  %4193 = fsub float 1.000000e+00, %4192
  %4194 = call float @llvm.AMDIL.clamp.(float %4193, float 0.000000e+00, float 1.000000e+00)
  %4195 = call float @fabs(float %4191)
  %4196 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4195)
  %4197 = call float @llvm.minnum.f32(float %4196, float 0x47EFFFFFE0000000)
  %4198 = fmul float %4197, %4182
  %4199 = fmul float %4197, %4184
  %4200 = fmul float %4197, %4186
  %4201 = fmul float %4198, %4162
  %4202 = fmul float %4199, %4163
  %4203 = fadd float %4202, %4201
  %4204 = fmul float %4200, %4164
  %4205 = fadd float %4203, %4204
  %4206 = fsub float %33, %4205
  %4207 = call float @llvm.AMDIL.clamp.(float %4206, float 0.000000e+00, float 1.000000e+00)
  %4208 = fmul float %4198, %68
  %4209 = fmul float %4199, %69
  %4210 = fadd float %4209, %4208
  %4211 = fmul float %4200, %70
  %4212 = fadd float %4210, %4211
  %4213 = fadd float %4212, %34
  %4214 = call float @llvm.AMDIL.clamp.(float %4213, float 0.000000e+00, float 1.000000e+00)
  %4215 = fmul float %4207, %4214
  %4216 = fmul float %4215, %4194
  %4217 = bitcast float %4152 to i32
  %4218 = bitcast float %4153 to i32
  %4219 = insertelement <4 x i32> undef, i32 %4217, i32 0
  %4220 = insertelement <4 x i32> %4219, i32 %4218, i32 1
  %4221 = insertelement <4 x i32> %4220, i32 0, i32 2
  %4222 = bitcast <8 x i32> %42 to <32 x i8>
  %4223 = bitcast <4 x i32> %44 to <16 x i8>
  %4224 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4221, <32 x i8> %4222, <16 x i8> %4223, i32 2)
  %4225 = extractelement <4 x float> %4224, i32 0
  %4226 = extractelement <4 x float> %4224, i32 1
  %4227 = extractelement <4 x float> %4224, i32 2
  %4228 = fmul float %4225, %4216
  %4229 = fadd float %4228, %4131
  %4230 = fmul float %4226, %4216
  %4231 = fadd float %4230, %4133
  %4232 = fmul float %4227, %4216
  %4233 = fadd float %4232, %4135
  %4234 = call float @llvm.AMDIL.clamp.(float %4145, float 0.000000e+00, float 1.000000e+00)
  %4235 = call float @llvm.AMDIL.clamp.(float %4147, float 0.000000e+00, float 1.000000e+00)
  %4236 = bitcast float %4234 to i32
  %4237 = bitcast float %4235 to i32
  %4238 = insertelement <4 x i32> undef, i32 %4236, i32 0
  %4239 = insertelement <4 x i32> %4238, i32 %4237, i32 1
  %4240 = insertelement <4 x i32> %4239, i32 0, i32 2
  %4241 = bitcast <8 x i32> %38 to <32 x i8>
  %4242 = bitcast <4 x i32> %40 to <16 x i8>
  %4243 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4240, <32 x i8> %4241, <16 x i8> %4242, i32 2)
  %4244 = extractelement <4 x float> %4243, i32 0
  %4245 = extractelement <4 x float> %4243, i32 1
  %4246 = extractelement <4 x float> %4243, i32 2
  %4247 = extractelement <4 x float> %4243, i32 3
  %4248 = fmul float %4247, %4247
  %4249 = fmul float %4234, %106
  %4250 = fadd float %4249, %110
  %4251 = fmul float %4235, %107
  %4252 = fadd float %4251, %111
  %4253 = fmul float %4250, %4250
  %4254 = fmul float %4252, %4252
  %4255 = fadd float %4254, %4253
  %4256 = fadd float %4255, 1.000000e+00
  %4257 = call float @fabs(float %4256)
  %4258 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4257)
  %4259 = call float @llvm.minnum.f32(float %4258, float 0x47EFFFFFE0000000)
  %4260 = fmul float %4259, %4250
  %4261 = fmul float %4259, %4252
  %4262 = fmul float %4259, %4248
  %4263 = fmul float %4260, %4248
  %4264 = fsub float %4263, %101
  %4265 = fmul float %4261, %4248
  %4266 = fsub float %4265, %102
  %4267 = fsub float -0.000000e+00, %103
  %4268 = fsub float %4267, %4262
  %4269 = fmul float %4264, %4264
  %4270 = fmul float %4266, %4266
  %4271 = fadd float %4270, %4269
  %4272 = fmul float %4268, %4268
  %4273 = fadd float %4271, %4272
  %4274 = fmul float %32, %4273
  %4275 = fsub float 1.000000e+00, %4274
  %4276 = call float @llvm.AMDIL.clamp.(float %4275, float 0.000000e+00, float 1.000000e+00)
  %4277 = call float @fabs(float %4273)
  %4278 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4277)
  %4279 = call float @llvm.minnum.f32(float %4278, float 0x47EFFFFFE0000000)
  %4280 = fmul float %4279, %4264
  %4281 = fmul float %4279, %4266
  %4282 = fmul float %4279, %4268
  %4283 = fmul float %4280, %4244
  %4284 = fmul float %4281, %4245
  %4285 = fadd float %4284, %4283
  %4286 = fmul float %4282, %4246
  %4287 = fadd float %4285, %4286
  %4288 = fsub float %33, %4287
  %4289 = call float @llvm.AMDIL.clamp.(float %4288, float 0.000000e+00, float 1.000000e+00)
  %4290 = fmul float %4280, %68
  %4291 = fmul float %4281, %69
  %4292 = fadd float %4291, %4290
  %4293 = fmul float %4282, %70
  %4294 = fadd float %4292, %4293
  %4295 = fadd float %4294, %34
  %4296 = call float @llvm.AMDIL.clamp.(float %4295, float 0.000000e+00, float 1.000000e+00)
  %4297 = fmul float %4289, %4296
  %4298 = fmul float %4297, %4276
  %4299 = bitcast float %4234 to i32
  %4300 = bitcast float %4235 to i32
  %4301 = insertelement <4 x i32> undef, i32 %4299, i32 0
  %4302 = insertelement <4 x i32> %4301, i32 %4300, i32 1
  %4303 = insertelement <4 x i32> %4302, i32 0, i32 2
  %4304 = bitcast <8 x i32> %42 to <32 x i8>
  %4305 = bitcast <4 x i32> %44 to <16 x i8>
  %4306 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4303, <32 x i8> %4304, <16 x i8> %4305, i32 2)
  %4307 = extractelement <4 x float> %4306, i32 0
  %4308 = extractelement <4 x float> %4306, i32 1
  %4309 = extractelement <4 x float> %4306, i32 2
  %4310 = fmul float %4307, %4298
  %4311 = fadd float %4310, %4229
  %4312 = fmul float %4308, %4298
  %4313 = fadd float %4312, %4231
  %4314 = fmul float %4309, %4298
  %4315 = fadd float %4314, %4233
  %4316 = fmul float %87, 0xBFEBAE1480000000
  %4317 = fadd float %4316, %3954
  %4318 = fmul float %90, 0xBFEBAE1480000000
  %4319 = fadd float %4318, %3955
  %4320 = fmul float %87, 0xBFEBAE1480000000
  %4321 = fadd float %4320, %3954
  %4322 = fmul float %90, 0xBFEBAE1480000000
  %4323 = fadd float %4322, %3955
  %4324 = fmul float %4321, 0x3FE6E978E0000000
  %4325 = fadd float %4324, %51
  %4326 = fmul float %4323, 0x3FE6E978E0000000
  %4327 = fadd float %4326, %52
  %4328 = fmul float %4317, 0x3FC9168720000000
  %4329 = fadd float %4328, %51
  %4330 = fmul float %4319, 0x3FC9168720000000
  %4331 = fadd float %4330, %52
  %4332 = call float @llvm.AMDIL.clamp.(float %4329, float 0.000000e+00, float 1.000000e+00)
  %4333 = call float @llvm.AMDIL.clamp.(float %4331, float 0.000000e+00, float 1.000000e+00)
  %4334 = bitcast float %4332 to i32
  %4335 = bitcast float %4333 to i32
  %4336 = insertelement <4 x i32> undef, i32 %4334, i32 0
  %4337 = insertelement <4 x i32> %4336, i32 %4335, i32 1
  %4338 = insertelement <4 x i32> %4337, i32 0, i32 2
  %4339 = bitcast <8 x i32> %38 to <32 x i8>
  %4340 = bitcast <4 x i32> %40 to <16 x i8>
  %4341 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4338, <32 x i8> %4339, <16 x i8> %4340, i32 2)
  %4342 = extractelement <4 x float> %4341, i32 0
  %4343 = extractelement <4 x float> %4341, i32 1
  %4344 = extractelement <4 x float> %4341, i32 2
  %4345 = extractelement <4 x float> %4341, i32 3
  %4346 = fmul float %4345, %4345
  %4347 = fmul float %4332, %106
  %4348 = fadd float %4347, %110
  %4349 = fmul float %4333, %107
  %4350 = fadd float %4349, %111
  %4351 = fmul float %4348, %4348
  %4352 = fmul float %4350, %4350
  %4353 = fadd float %4352, %4351
  %4354 = fadd float %4353, 1.000000e+00
  %4355 = call float @fabs(float %4354)
  %4356 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4355)
  %4357 = call float @llvm.minnum.f32(float %4356, float 0x47EFFFFFE0000000)
  %4358 = fmul float %4357, %4348
  %4359 = fmul float %4357, %4350
  %4360 = fmul float %4357, %4346
  %4361 = fmul float %4358, %4346
  %4362 = fsub float %4361, %101
  %4363 = fmul float %4359, %4346
  %4364 = fsub float %4363, %102
  %4365 = fsub float -0.000000e+00, %103
  %4366 = fsub float %4365, %4360
  %4367 = fmul float %4362, %4362
  %4368 = fmul float %4364, %4364
  %4369 = fadd float %4368, %4367
  %4370 = fmul float %4366, %4366
  %4371 = fadd float %4369, %4370
  %4372 = fmul float %32, %4371
  %4373 = fsub float 1.000000e+00, %4372
  %4374 = call float @llvm.AMDIL.clamp.(float %4373, float 0.000000e+00, float 1.000000e+00)
  %4375 = call float @fabs(float %4371)
  %4376 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4375)
  %4377 = call float @llvm.minnum.f32(float %4376, float 0x47EFFFFFE0000000)
  %4378 = fmul float %4377, %4362
  %4379 = fmul float %4377, %4364
  %4380 = fmul float %4377, %4366
  %4381 = fmul float %4378, %4342
  %4382 = fmul float %4379, %4343
  %4383 = fadd float %4382, %4381
  %4384 = fmul float %4380, %4344
  %4385 = fadd float %4383, %4384
  %4386 = fsub float %33, %4385
  %4387 = call float @llvm.AMDIL.clamp.(float %4386, float 0.000000e+00, float 1.000000e+00)
  %4388 = fmul float %4378, %68
  %4389 = fmul float %4379, %69
  %4390 = fadd float %4389, %4388
  %4391 = fmul float %4380, %70
  %4392 = fadd float %4390, %4391
  %4393 = fadd float %4392, %34
  %4394 = call float @llvm.AMDIL.clamp.(float %4393, float 0.000000e+00, float 1.000000e+00)
  %4395 = fmul float %4387, %4394
  %4396 = fmul float %4395, %4374
  %4397 = bitcast float %4332 to i32
  %4398 = bitcast float %4333 to i32
  %4399 = insertelement <4 x i32> undef, i32 %4397, i32 0
  %4400 = insertelement <4 x i32> %4399, i32 %4398, i32 1
  %4401 = insertelement <4 x i32> %4400, i32 0, i32 2
  %4402 = bitcast <8 x i32> %42 to <32 x i8>
  %4403 = bitcast <4 x i32> %44 to <16 x i8>
  %4404 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4401, <32 x i8> %4402, <16 x i8> %4403, i32 2)
  %4405 = extractelement <4 x float> %4404, i32 0
  %4406 = extractelement <4 x float> %4404, i32 1
  %4407 = extractelement <4 x float> %4404, i32 2
  %4408 = fmul float %4405, %4396
  %4409 = fadd float %4408, %4311
  %4410 = fmul float %4406, %4396
  %4411 = fadd float %4410, %4313
  %4412 = fmul float %4407, %4396
  %4413 = fadd float %4412, %4315
  %4414 = call float @llvm.AMDIL.clamp.(float %4325, float 0.000000e+00, float 1.000000e+00)
  %4415 = call float @llvm.AMDIL.clamp.(float %4327, float 0.000000e+00, float 1.000000e+00)
  %4416 = bitcast float %4414 to i32
  %4417 = bitcast float %4415 to i32
  %4418 = insertelement <4 x i32> undef, i32 %4416, i32 0
  %4419 = insertelement <4 x i32> %4418, i32 %4417, i32 1
  %4420 = insertelement <4 x i32> %4419, i32 0, i32 2
  %4421 = bitcast <8 x i32> %38 to <32 x i8>
  %4422 = bitcast <4 x i32> %40 to <16 x i8>
  %4423 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4420, <32 x i8> %4421, <16 x i8> %4422, i32 2)
  %4424 = extractelement <4 x float> %4423, i32 0
  %4425 = extractelement <4 x float> %4423, i32 1
  %4426 = extractelement <4 x float> %4423, i32 2
  %4427 = extractelement <4 x float> %4423, i32 3
  %4428 = fmul float %4427, %4427
  %4429 = fmul float %4414, %106
  %4430 = fadd float %4429, %110
  %4431 = fmul float %4415, %107
  %4432 = fadd float %4431, %111
  %4433 = fmul float %4430, %4430
  %4434 = fmul float %4432, %4432
  %4435 = fadd float %4434, %4433
  %4436 = fadd float %4435, 1.000000e+00
  %4437 = call float @fabs(float %4436)
  %4438 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4437)
  %4439 = call float @llvm.minnum.f32(float %4438, float 0x47EFFFFFE0000000)
  %4440 = fmul float %4439, %4430
  %4441 = fmul float %4439, %4432
  %4442 = fmul float %4439, %4428
  %4443 = fmul float %4440, %4428
  %4444 = fsub float %4443, %101
  %4445 = fmul float %4441, %4428
  %4446 = fsub float %4445, %102
  %4447 = fsub float -0.000000e+00, %103
  %4448 = fsub float %4447, %4442
  %4449 = fmul float %4444, %4444
  %4450 = fmul float %4446, %4446
  %4451 = fadd float %4450, %4449
  %4452 = fmul float %4448, %4448
  %4453 = fadd float %4451, %4452
  %4454 = fmul float %32, %4453
  %4455 = fsub float 1.000000e+00, %4454
  %4456 = call float @llvm.AMDIL.clamp.(float %4455, float 0.000000e+00, float 1.000000e+00)
  %4457 = call float @fabs(float %4453)
  %4458 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4457)
  %4459 = call float @llvm.minnum.f32(float %4458, float 0x47EFFFFFE0000000)
  %4460 = fmul float %4459, %4444
  %4461 = fmul float %4459, %4446
  %4462 = fmul float %4459, %4448
  %4463 = fmul float %4460, %4424
  %4464 = fmul float %4461, %4425
  %4465 = fadd float %4464, %4463
  %4466 = fmul float %4462, %4426
  %4467 = fadd float %4465, %4466
  %4468 = fsub float %33, %4467
  %4469 = call float @llvm.AMDIL.clamp.(float %4468, float 0.000000e+00, float 1.000000e+00)
  %4470 = fmul float %4460, %68
  %4471 = fmul float %4461, %69
  %4472 = fadd float %4471, %4470
  %4473 = fmul float %4462, %70
  %4474 = fadd float %4472, %4473
  %4475 = fadd float %4474, %34
  %4476 = call float @llvm.AMDIL.clamp.(float %4475, float 0.000000e+00, float 1.000000e+00)
  %4477 = fmul float %4469, %4476
  %4478 = fmul float %4477, %4456
  %4479 = bitcast float %4414 to i32
  %4480 = bitcast float %4415 to i32
  %4481 = insertelement <4 x i32> undef, i32 %4479, i32 0
  %4482 = insertelement <4 x i32> %4481, i32 %4480, i32 1
  %4483 = insertelement <4 x i32> %4482, i32 0, i32 2
  %4484 = bitcast <8 x i32> %42 to <32 x i8>
  %4485 = bitcast <4 x i32> %44 to <16 x i8>
  %4486 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4483, <32 x i8> %4484, <16 x i8> %4485, i32 2)
  %4487 = extractelement <4 x float> %4486, i32 0
  %4488 = extractelement <4 x float> %4486, i32 1
  %4489 = extractelement <4 x float> %4486, i32 2
  %4490 = fmul float %4487, %4478
  %4491 = fadd float %4490, %4409
  %4492 = fmul float %4488, %4478
  %4493 = fadd float %4492, %4411
  %4494 = fmul float %4489, %4478
  %4495 = fadd float %4494, %4413
  %4496 = fmul float %88, 0xBFC0418940000000
  %4497 = fmul float %87, 0x3FC0418940000000
  %4498 = fmul float %88, 0x3FC76C8B40000000
  %4499 = fmul float %87, 0xBFC76C8B40000000
  %4500 = fmul float %87, 0xBFEFBE76C0000000
  %4501 = fadd float %4500, %4496
  %4502 = fmul float %90, 0xBFEFBE76C0000000
  %4503 = fadd float %4502, %4497
  %4504 = fmul float %87, 0xBFEFBE76C0000000
  %4505 = fadd float %4504, %4496
  %4506 = fmul float %90, 0xBFEFBE76C0000000
  %4507 = fadd float %4506, %4497
  %4508 = fmul float %4505, 0x3FE224DD20000000
  %4509 = fadd float %4508, %51
  %4510 = fmul float %4507, 0x3FE224DD20000000
  %4511 = fadd float %4510, %52
  %4512 = fmul float %4501, 0x3FCB020C40000000
  %4513 = fadd float %4512, %51
  %4514 = fmul float %4503, 0x3FCB020C40000000
  %4515 = fadd float %4514, %52
  %4516 = call float @llvm.AMDIL.clamp.(float %4513, float 0.000000e+00, float 1.000000e+00)
  %4517 = call float @llvm.AMDIL.clamp.(float %4515, float 0.000000e+00, float 1.000000e+00)
  %4518 = bitcast float %4516 to i32
  %4519 = bitcast float %4517 to i32
  %4520 = insertelement <4 x i32> undef, i32 %4518, i32 0
  %4521 = insertelement <4 x i32> %4520, i32 %4519, i32 1
  %4522 = insertelement <4 x i32> %4521, i32 0, i32 2
  %4523 = bitcast <8 x i32> %38 to <32 x i8>
  %4524 = bitcast <4 x i32> %40 to <16 x i8>
  %4525 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4522, <32 x i8> %4523, <16 x i8> %4524, i32 2)
  %4526 = extractelement <4 x float> %4525, i32 0
  %4527 = extractelement <4 x float> %4525, i32 1
  %4528 = extractelement <4 x float> %4525, i32 2
  %4529 = extractelement <4 x float> %4525, i32 3
  %4530 = fmul float %4529, %4529
  %4531 = fmul float %4516, %106
  %4532 = fadd float %4531, %110
  %4533 = fmul float %4517, %107
  %4534 = fadd float %4533, %111
  %4535 = fmul float %4532, %4532
  %4536 = fmul float %4534, %4534
  %4537 = fadd float %4536, %4535
  %4538 = fadd float %4537, 1.000000e+00
  %4539 = call float @fabs(float %4538)
  %4540 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4539)
  %4541 = call float @llvm.minnum.f32(float %4540, float 0x47EFFFFFE0000000)
  %4542 = fmul float %4541, %4532
  %4543 = fmul float %4541, %4534
  %4544 = fmul float %4541, %4530
  %4545 = fmul float %4542, %4530
  %4546 = fsub float %4545, %101
  %4547 = fmul float %4543, %4530
  %4548 = fsub float %4547, %102
  %4549 = fsub float -0.000000e+00, %103
  %4550 = fsub float %4549, %4544
  %4551 = fmul float %4546, %4546
  %4552 = fmul float %4548, %4548
  %4553 = fadd float %4552, %4551
  %4554 = fmul float %4550, %4550
  %4555 = fadd float %4553, %4554
  %4556 = fmul float %32, %4555
  %4557 = fsub float 1.000000e+00, %4556
  %4558 = call float @llvm.AMDIL.clamp.(float %4557, float 0.000000e+00, float 1.000000e+00)
  %4559 = call float @fabs(float %4555)
  %4560 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4559)
  %4561 = call float @llvm.minnum.f32(float %4560, float 0x47EFFFFFE0000000)
  %4562 = fmul float %4561, %4546
  %4563 = fmul float %4561, %4548
  %4564 = fmul float %4561, %4550
  %4565 = fmul float %4562, %4526
  %4566 = fmul float %4563, %4527
  %4567 = fadd float %4566, %4565
  %4568 = fmul float %4564, %4528
  %4569 = fadd float %4567, %4568
  %4570 = fsub float %33, %4569
  %4571 = call float @llvm.AMDIL.clamp.(float %4570, float 0.000000e+00, float 1.000000e+00)
  %4572 = fmul float %4562, %68
  %4573 = fmul float %4563, %69
  %4574 = fadd float %4573, %4572
  %4575 = fmul float %4564, %70
  %4576 = fadd float %4574, %4575
  %4577 = fadd float %4576, %34
  %4578 = call float @llvm.AMDIL.clamp.(float %4577, float 0.000000e+00, float 1.000000e+00)
  %4579 = fmul float %4571, %4578
  %4580 = fmul float %4579, %4558
  %4581 = bitcast float %4516 to i32
  %4582 = bitcast float %4517 to i32
  %4583 = insertelement <4 x i32> undef, i32 %4581, i32 0
  %4584 = insertelement <4 x i32> %4583, i32 %4582, i32 1
  %4585 = insertelement <4 x i32> %4584, i32 0, i32 2
  %4586 = bitcast <8 x i32> %42 to <32 x i8>
  %4587 = bitcast <4 x i32> %44 to <16 x i8>
  %4588 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4585, <32 x i8> %4586, <16 x i8> %4587, i32 2)
  %4589 = extractelement <4 x float> %4588, i32 0
  %4590 = extractelement <4 x float> %4588, i32 1
  %4591 = extractelement <4 x float> %4588, i32 2
  %4592 = fmul float %4589, %4580
  %4593 = fadd float %4592, %4491
  %4594 = fmul float %4590, %4580
  %4595 = fadd float %4594, %4493
  %4596 = fmul float %4591, %4580
  %4597 = fadd float %4596, %4495
  %4598 = call float @llvm.AMDIL.clamp.(float %4509, float 0.000000e+00, float 1.000000e+00)
  %4599 = call float @llvm.AMDIL.clamp.(float %4511, float 0.000000e+00, float 1.000000e+00)
  %4600 = bitcast float %4598 to i32
  %4601 = bitcast float %4599 to i32
  %4602 = insertelement <4 x i32> undef, i32 %4600, i32 0
  %4603 = insertelement <4 x i32> %4602, i32 %4601, i32 1
  %4604 = insertelement <4 x i32> %4603, i32 0, i32 2
  %4605 = bitcast <8 x i32> %38 to <32 x i8>
  %4606 = bitcast <4 x i32> %40 to <16 x i8>
  %4607 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4604, <32 x i8> %4605, <16 x i8> %4606, i32 2)
  %4608 = extractelement <4 x float> %4607, i32 0
  %4609 = extractelement <4 x float> %4607, i32 1
  %4610 = extractelement <4 x float> %4607, i32 2
  %4611 = extractelement <4 x float> %4607, i32 3
  %4612 = fmul float %4611, %4611
  %4613 = fmul float %4598, %106
  %4614 = fadd float %4613, %110
  %4615 = fmul float %4599, %107
  %4616 = fadd float %4615, %111
  %4617 = fmul float %4614, %4614
  %4618 = fmul float %4616, %4616
  %4619 = fadd float %4618, %4617
  %4620 = fadd float %4619, 1.000000e+00
  %4621 = call float @fabs(float %4620)
  %4622 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4621)
  %4623 = call float @llvm.minnum.f32(float %4622, float 0x47EFFFFFE0000000)
  %4624 = fmul float %4623, %4614
  %4625 = fmul float %4623, %4616
  %4626 = fmul float %4623, %4612
  %4627 = fmul float %4624, %4612
  %4628 = fsub float %4627, %101
  %4629 = fmul float %4625, %4612
  %4630 = fsub float %4629, %102
  %4631 = fsub float -0.000000e+00, %103
  %4632 = fsub float %4631, %4626
  %4633 = fmul float %4628, %4628
  %4634 = fmul float %4630, %4630
  %4635 = fadd float %4634, %4633
  %4636 = fmul float %4632, %4632
  %4637 = fadd float %4635, %4636
  %4638 = fmul float %32, %4637
  %4639 = fsub float 1.000000e+00, %4638
  %4640 = call float @llvm.AMDIL.clamp.(float %4639, float 0.000000e+00, float 1.000000e+00)
  %4641 = call float @fabs(float %4637)
  %4642 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4641)
  %4643 = call float @llvm.minnum.f32(float %4642, float 0x47EFFFFFE0000000)
  %4644 = fmul float %4643, %4628
  %4645 = fmul float %4643, %4630
  %4646 = fmul float %4643, %4632
  %4647 = fmul float %4644, %4608
  %4648 = fmul float %4645, %4609
  %4649 = fadd float %4648, %4647
  %4650 = fmul float %4646, %4610
  %4651 = fadd float %4649, %4650
  %4652 = fsub float %33, %4651
  %4653 = call float @llvm.AMDIL.clamp.(float %4652, float 0.000000e+00, float 1.000000e+00)
  %4654 = fmul float %4644, %68
  %4655 = fmul float %4645, %69
  %4656 = fadd float %4655, %4654
  %4657 = fmul float %4646, %70
  %4658 = fadd float %4656, %4657
  %4659 = fadd float %4658, %34
  %4660 = call float @llvm.AMDIL.clamp.(float %4659, float 0.000000e+00, float 1.000000e+00)
  %4661 = fmul float %4653, %4660
  %4662 = fmul float %4661, %4640
  %4663 = bitcast float %4598 to i32
  %4664 = bitcast float %4599 to i32
  %4665 = insertelement <4 x i32> undef, i32 %4663, i32 0
  %4666 = insertelement <4 x i32> %4665, i32 %4664, i32 1
  %4667 = insertelement <4 x i32> %4666, i32 0, i32 2
  %4668 = bitcast <8 x i32> %42 to <32 x i8>
  %4669 = bitcast <4 x i32> %44 to <16 x i8>
  %4670 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4667, <32 x i8> %4668, <16 x i8> %4669, i32 2)
  %4671 = extractelement <4 x float> %4670, i32 0
  %4672 = extractelement <4 x float> %4670, i32 1
  %4673 = extractelement <4 x float> %4670, i32 2
  %4674 = fmul float %4671, %4662
  %4675 = fadd float %4674, %4593
  %4676 = fmul float %4672, %4662
  %4677 = fadd float %4676, %4595
  %4678 = fmul float %4673, %4662
  %4679 = fadd float %4678, %4597
  %4680 = fmul float %87, 0xBFEF74BC60000000
  %4681 = fadd float %4680, %4498
  %4682 = fmul float %90, 0xBFEF74BC60000000
  %4683 = fadd float %4682, %4499
  %4684 = fmul float %87, 0xBFEF74BC60000000
  %4685 = fadd float %4684, %4498
  %4686 = fmul float %90, 0xBFEF74BC60000000
  %4687 = fadd float %4686, %4499
  %4688 = fmul float %4685, 0x3FE4ED9160000000
  %4689 = fadd float %4688, %51
  %4690 = fmul float %4687, 0x3FE4ED9160000000
  %4691 = fadd float %4690, %52
  %4692 = fmul float %4681, 0x3FD2B020C0000000
  %4693 = fadd float %4692, %51
  %4694 = fmul float %4683, 0x3FD2B020C0000000
  %4695 = fadd float %4694, %52
  %4696 = call float @llvm.AMDIL.clamp.(float %4693, float 0.000000e+00, float 1.000000e+00)
  %4697 = call float @llvm.AMDIL.clamp.(float %4695, float 0.000000e+00, float 1.000000e+00)
  %4698 = bitcast float %4696 to i32
  %4699 = bitcast float %4697 to i32
  %4700 = insertelement <4 x i32> undef, i32 %4698, i32 0
  %4701 = insertelement <4 x i32> %4700, i32 %4699, i32 1
  %4702 = insertelement <4 x i32> %4701, i32 0, i32 2
  %4703 = bitcast <8 x i32> %38 to <32 x i8>
  %4704 = bitcast <4 x i32> %40 to <16 x i8>
  %4705 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4702, <32 x i8> %4703, <16 x i8> %4704, i32 2)
  %4706 = extractelement <4 x float> %4705, i32 0
  %4707 = extractelement <4 x float> %4705, i32 1
  %4708 = extractelement <4 x float> %4705, i32 2
  %4709 = extractelement <4 x float> %4705, i32 3
  %4710 = fmul float %4709, %4709
  %4711 = fmul float %4696, %106
  %4712 = fadd float %4711, %110
  %4713 = fmul float %4697, %107
  %4714 = fadd float %4713, %111
  %4715 = fmul float %4712, %4712
  %4716 = fmul float %4714, %4714
  %4717 = fadd float %4716, %4715
  %4718 = fadd float %4717, 1.000000e+00
  %4719 = call float @fabs(float %4718)
  %4720 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4719)
  %4721 = call float @llvm.minnum.f32(float %4720, float 0x47EFFFFFE0000000)
  %4722 = fmul float %4721, %4712
  %4723 = fmul float %4721, %4714
  %4724 = fmul float %4721, %4710
  %4725 = fmul float %4722, %4710
  %4726 = fsub float %4725, %101
  %4727 = fmul float %4723, %4710
  %4728 = fsub float %4727, %102
  %4729 = fsub float -0.000000e+00, %103
  %4730 = fsub float %4729, %4724
  %4731 = fmul float %4726, %4726
  %4732 = fmul float %4728, %4728
  %4733 = fadd float %4732, %4731
  %4734 = fmul float %4730, %4730
  %4735 = fadd float %4733, %4734
  %4736 = fmul float %32, %4735
  %4737 = fsub float 1.000000e+00, %4736
  %4738 = call float @llvm.AMDIL.clamp.(float %4737, float 0.000000e+00, float 1.000000e+00)
  %4739 = call float @fabs(float %4735)
  %4740 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4739)
  %4741 = call float @llvm.minnum.f32(float %4740, float 0x47EFFFFFE0000000)
  %4742 = fmul float %4741, %4726
  %4743 = fmul float %4741, %4728
  %4744 = fmul float %4741, %4730
  %4745 = fmul float %4742, %4706
  %4746 = fmul float %4743, %4707
  %4747 = fadd float %4746, %4745
  %4748 = fmul float %4744, %4708
  %4749 = fadd float %4747, %4748
  %4750 = fsub float %33, %4749
  %4751 = call float @llvm.AMDIL.clamp.(float %4750, float 0.000000e+00, float 1.000000e+00)
  %4752 = fmul float %4742, %68
  %4753 = fmul float %4743, %69
  %4754 = fadd float %4753, %4752
  %4755 = fmul float %4744, %70
  %4756 = fadd float %4754, %4755
  %4757 = fadd float %4756, %34
  %4758 = call float @llvm.AMDIL.clamp.(float %4757, float 0.000000e+00, float 1.000000e+00)
  %4759 = fmul float %4751, %4758
  %4760 = fmul float %4759, %4738
  %4761 = bitcast float %4696 to i32
  %4762 = bitcast float %4697 to i32
  %4763 = insertelement <4 x i32> undef, i32 %4761, i32 0
  %4764 = insertelement <4 x i32> %4763, i32 %4762, i32 1
  %4765 = insertelement <4 x i32> %4764, i32 0, i32 2
  %4766 = bitcast <8 x i32> %42 to <32 x i8>
  %4767 = bitcast <4 x i32> %44 to <16 x i8>
  %4768 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4765, <32 x i8> %4766, <16 x i8> %4767, i32 2)
  %4769 = extractelement <4 x float> %4768, i32 0
  %4770 = extractelement <4 x float> %4768, i32 1
  %4771 = extractelement <4 x float> %4768, i32 2
  %4772 = fmul float %4769, %4760
  %4773 = fadd float %4772, %4675
  %4774 = fmul float %4770, %4760
  %4775 = fadd float %4774, %4677
  %4776 = fmul float %4771, %4760
  %4777 = fadd float %4776, %4679
  %4778 = call float @llvm.AMDIL.clamp.(float %4689, float 0.000000e+00, float 1.000000e+00)
  %4779 = call float @llvm.AMDIL.clamp.(float %4691, float 0.000000e+00, float 1.000000e+00)
  %4780 = bitcast float %4778 to i32
  %4781 = bitcast float %4779 to i32
  %4782 = insertelement <4 x i32> undef, i32 %4780, i32 0
  %4783 = insertelement <4 x i32> %4782, i32 %4781, i32 1
  %4784 = insertelement <4 x i32> %4783, i32 0, i32 2
  %4785 = bitcast <8 x i32> %38 to <32 x i8>
  %4786 = bitcast <4 x i32> %40 to <16 x i8>
  %4787 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4784, <32 x i8> %4785, <16 x i8> %4786, i32 2)
  %4788 = extractelement <4 x float> %4787, i32 0
  %4789 = extractelement <4 x float> %4787, i32 1
  %4790 = extractelement <4 x float> %4787, i32 2
  %4791 = extractelement <4 x float> %4787, i32 3
  %4792 = fmul float %4791, %4791
  %4793 = fmul float %4778, %106
  %4794 = fadd float %4793, %110
  %4795 = fmul float %4779, %107
  %4796 = fadd float %4795, %111
  %4797 = fmul float %4794, %4794
  %4798 = fmul float %4796, %4796
  %4799 = fadd float %4798, %4797
  %4800 = fadd float %4799, 1.000000e+00
  %4801 = call float @fabs(float %4800)
  %4802 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4801)
  %4803 = call float @llvm.minnum.f32(float %4802, float 0x47EFFFFFE0000000)
  %4804 = fmul float %4803, %4794
  %4805 = fmul float %4803, %4796
  %4806 = fmul float %4803, %4792
  %4807 = fmul float %4804, %4792
  %4808 = fsub float %4807, %101
  %4809 = fmul float %4805, %4792
  %4810 = fsub float %4809, %102
  %4811 = fsub float -0.000000e+00, %103
  %4812 = fsub float %4811, %4806
  %4813 = fmul float %4808, %4808
  %4814 = fmul float %4810, %4810
  %4815 = fadd float %4814, %4813
  %4816 = fmul float %4812, %4812
  %4817 = fadd float %4815, %4816
  %4818 = fmul float %32, %4817
  %4819 = fsub float 1.000000e+00, %4818
  %4820 = call float @llvm.AMDIL.clamp.(float %4819, float 0.000000e+00, float 1.000000e+00)
  %4821 = call float @fabs(float %4817)
  %4822 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4821)
  %4823 = call float @llvm.minnum.f32(float %4822, float 0x47EFFFFFE0000000)
  %4824 = fmul float %4823, %4808
  %4825 = fmul float %4823, %4810
  %4826 = fmul float %4823, %4812
  %4827 = fmul float %4824, %4788
  %4828 = fmul float %4825, %4789
  %4829 = fadd float %4828, %4827
  %4830 = fmul float %4826, %4790
  %4831 = fadd float %4829, %4830
  %4832 = fsub float %33, %4831
  %4833 = call float @llvm.AMDIL.clamp.(float %4832, float 0.000000e+00, float 1.000000e+00)
  %4834 = fmul float %4824, %68
  %4835 = fmul float %4825, %69
  %4836 = fadd float %4835, %4834
  %4837 = fmul float %4826, %70
  %4838 = fadd float %4836, %4837
  %4839 = fadd float %4838, %34
  %4840 = call float @llvm.AMDIL.clamp.(float %4839, float 0.000000e+00, float 1.000000e+00)
  %4841 = fmul float %4833, %4840
  %4842 = fmul float %4841, %4820
  %4843 = bitcast float %4778 to i32
  %4844 = bitcast float %4779 to i32
  %4845 = insertelement <4 x i32> undef, i32 %4843, i32 0
  %4846 = insertelement <4 x i32> %4845, i32 %4844, i32 1
  %4847 = insertelement <4 x i32> %4846, i32 0, i32 2
  %4848 = bitcast <8 x i32> %42 to <32 x i8>
  %4849 = bitcast <4 x i32> %44 to <16 x i8>
  %4850 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4847, <32 x i8> %4848, <16 x i8> %4849, i32 2)
  %4851 = extractelement <4 x float> %4850, i32 0
  %4852 = extractelement <4 x float> %4850, i32 1
  %4853 = extractelement <4 x float> %4850, i32 2
  %4854 = fmul float %4851, %4842
  %4855 = fadd float %4854, %4773
  %4856 = fmul float %4852, %4842
  %4857 = fadd float %4856, %4775
  %4858 = fmul float %4853, %4842
  %4859 = fadd float %4858, %4777
  %4860 = fmul float %88, 0x3FE049BA60000000
  %4861 = fmul float %87, 0xBFE049BA60000000
  %4862 = fmul float %88, 0x3FE049BA60000000
  %4863 = fmul float %87, 0xBFE049BA60000000
  %4864 = fmul float %87, 0xBFEB8D4FE0000000
  %4865 = fadd float %4864, %4860
  %4866 = fmul float %90, 0xBFEB8D4FE0000000
  %4867 = fadd float %4866, %4861
  %4868 = fmul float %87, 0xBFEB8D4FE0000000
  %4869 = fadd float %4868, %4862
  %4870 = fmul float %90, 0xBFEB8D4FE0000000
  %4871 = fadd float %4870, %4863
  %4872 = fmul float %4869, 0x3FE9810620000000
  %4873 = fadd float %4872, %51
  %4874 = fmul float %4871, 0x3FE9810620000000
  %4875 = fadd float %4874, %52
  %4876 = fmul float %4865, 0x3FD0A3D700000000
  %4877 = fadd float %4876, %51
  %4878 = fmul float %4867, 0x3FD0A3D700000000
  %4879 = fadd float %4878, %52
  %4880 = call float @llvm.AMDIL.clamp.(float %4877, float 0.000000e+00, float 1.000000e+00)
  %4881 = call float @llvm.AMDIL.clamp.(float %4879, float 0.000000e+00, float 1.000000e+00)
  %4882 = bitcast float %4880 to i32
  %4883 = bitcast float %4881 to i32
  %4884 = insertelement <4 x i32> undef, i32 %4882, i32 0
  %4885 = insertelement <4 x i32> %4884, i32 %4883, i32 1
  %4886 = insertelement <4 x i32> %4885, i32 0, i32 2
  %4887 = bitcast <8 x i32> %38 to <32 x i8>
  %4888 = bitcast <4 x i32> %40 to <16 x i8>
  %4889 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4886, <32 x i8> %4887, <16 x i8> %4888, i32 2)
  %4890 = extractelement <4 x float> %4889, i32 0
  %4891 = extractelement <4 x float> %4889, i32 1
  %4892 = extractelement <4 x float> %4889, i32 2
  %4893 = extractelement <4 x float> %4889, i32 3
  %4894 = fmul float %4893, %4893
  %4895 = fmul float %4880, %106
  %4896 = fadd float %4895, %110
  %4897 = fmul float %4881, %107
  %4898 = fadd float %4897, %111
  %4899 = fmul float %4896, %4896
  %4900 = fmul float %4898, %4898
  %4901 = fadd float %4900, %4899
  %4902 = fadd float %4901, 1.000000e+00
  %4903 = call float @fabs(float %4902)
  %4904 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4903)
  %4905 = call float @llvm.minnum.f32(float %4904, float 0x47EFFFFFE0000000)
  %4906 = fmul float %4905, %4896
  %4907 = fmul float %4905, %4898
  %4908 = fmul float %4905, %4894
  %4909 = fmul float %4906, %4894
  %4910 = fsub float %4909, %101
  %4911 = fmul float %4907, %4894
  %4912 = fsub float %4911, %102
  %4913 = fsub float -0.000000e+00, %103
  %4914 = fsub float %4913, %4908
  %4915 = fmul float %4910, %4910
  %4916 = fmul float %4912, %4912
  %4917 = fadd float %4916, %4915
  %4918 = fmul float %4914, %4914
  %4919 = fadd float %4917, %4918
  %4920 = fmul float %32, %4919
  %4921 = fsub float 1.000000e+00, %4920
  %4922 = call float @llvm.AMDIL.clamp.(float %4921, float 0.000000e+00, float 1.000000e+00)
  %4923 = call float @fabs(float %4919)
  %4924 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4923)
  %4925 = call float @llvm.minnum.f32(float %4924, float 0x47EFFFFFE0000000)
  %4926 = fmul float %4925, %4910
  %4927 = fmul float %4925, %4912
  %4928 = fmul float %4925, %4914
  %4929 = fmul float %4926, %4890
  %4930 = fmul float %4927, %4891
  %4931 = fadd float %4930, %4929
  %4932 = fmul float %4928, %4892
  %4933 = fadd float %4931, %4932
  %4934 = fsub float %33, %4933
  %4935 = call float @llvm.AMDIL.clamp.(float %4934, float 0.000000e+00, float 1.000000e+00)
  %4936 = fmul float %4926, %68
  %4937 = fmul float %4927, %69
  %4938 = fadd float %4937, %4936
  %4939 = fmul float %4928, %70
  %4940 = fadd float %4938, %4939
  %4941 = fadd float %4940, %34
  %4942 = call float @llvm.AMDIL.clamp.(float %4941, float 0.000000e+00, float 1.000000e+00)
  %4943 = fmul float %4935, %4942
  %4944 = fmul float %4943, %4922
  %4945 = bitcast float %4880 to i32
  %4946 = bitcast float %4881 to i32
  %4947 = insertelement <4 x i32> undef, i32 %4945, i32 0
  %4948 = insertelement <4 x i32> %4947, i32 %4946, i32 1
  %4949 = insertelement <4 x i32> %4948, i32 0, i32 2
  %4950 = bitcast <8 x i32> %42 to <32 x i8>
  %4951 = bitcast <4 x i32> %44 to <16 x i8>
  %4952 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4949, <32 x i8> %4950, <16 x i8> %4951, i32 2)
  %4953 = extractelement <4 x float> %4952, i32 0
  %4954 = extractelement <4 x float> %4952, i32 1
  %4955 = extractelement <4 x float> %4952, i32 2
  %4956 = fmul float %4953, %4944
  %4957 = fadd float %4956, %4855
  %4958 = fmul float %4954, %4944
  %4959 = fadd float %4958, %4857
  %4960 = fmul float %4955, %4944
  %4961 = fadd float %4960, %4859
  %4962 = call float @llvm.AMDIL.clamp.(float %4873, float 0.000000e+00, float 1.000000e+00)
  %4963 = call float @llvm.AMDIL.clamp.(float %4875, float 0.000000e+00, float 1.000000e+00)
  %4964 = bitcast float %4962 to i32
  %4965 = bitcast float %4963 to i32
  %4966 = insertelement <4 x i32> undef, i32 %4964, i32 0
  %4967 = insertelement <4 x i32> %4966, i32 %4965, i32 1
  %4968 = insertelement <4 x i32> %4967, i32 0, i32 2
  %4969 = bitcast <8 x i32> %38 to <32 x i8>
  %4970 = bitcast <4 x i32> %40 to <16 x i8>
  %4971 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4968, <32 x i8> %4969, <16 x i8> %4970, i32 2)
  %4972 = extractelement <4 x float> %4971, i32 0
  %4973 = extractelement <4 x float> %4971, i32 1
  %4974 = extractelement <4 x float> %4971, i32 2
  %4975 = extractelement <4 x float> %4971, i32 3
  %4976 = fmul float %4975, %4975
  %4977 = fmul float %4962, %106
  %4978 = fadd float %4977, %110
  %4979 = fmul float %4963, %107
  %4980 = fadd float %4979, %111
  %4981 = fmul float %4978, %4978
  %4982 = fmul float %4980, %4980
  %4983 = fadd float %4982, %4981
  %4984 = fadd float %4983, 1.000000e+00
  %4985 = call float @fabs(float %4984)
  %4986 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4985)
  %4987 = call float @llvm.minnum.f32(float %4986, float 0x47EFFFFFE0000000)
  %4988 = fmul float %4987, %4978
  %4989 = fmul float %4987, %4980
  %4990 = fmul float %4987, %4976
  %4991 = fmul float %4988, %4976
  %4992 = fsub float %4991, %101
  %4993 = fmul float %4989, %4976
  %4994 = fsub float %4993, %102
  %4995 = fsub float -0.000000e+00, %103
  %4996 = fsub float %4995, %4990
  %4997 = fmul float %4992, %4992
  %4998 = fmul float %4994, %4994
  %4999 = fadd float %4998, %4997
  %5000 = fmul float %4996, %4996
  %5001 = fadd float %4999, %5000
  %5002 = fmul float %32, %5001
  %5003 = fsub float 1.000000e+00, %5002
  %5004 = call float @llvm.AMDIL.clamp.(float %5003, float 0.000000e+00, float 1.000000e+00)
  %5005 = call float @fabs(float %5001)
  %5006 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5005)
  %5007 = call float @llvm.minnum.f32(float %5006, float 0x47EFFFFFE0000000)
  %5008 = fmul float %5007, %4992
  %5009 = fmul float %5007, %4994
  %5010 = fmul float %5007, %4996
  %5011 = fmul float %5008, %4972
  %5012 = fmul float %5009, %4973
  %5013 = fadd float %5012, %5011
  %5014 = fmul float %5010, %4974
  %5015 = fadd float %5013, %5014
  %5016 = fsub float %33, %5015
  %5017 = call float @llvm.AMDIL.clamp.(float %5016, float 0.000000e+00, float 1.000000e+00)
  %5018 = fmul float %5008, %68
  %5019 = fmul float %5009, %69
  %5020 = fadd float %5019, %5018
  %5021 = fmul float %5010, %70
  %5022 = fadd float %5020, %5021
  %5023 = fadd float %5022, %34
  %5024 = call float @llvm.AMDIL.clamp.(float %5023, float 0.000000e+00, float 1.000000e+00)
  %5025 = fmul float %5017, %5024
  %5026 = fmul float %5025, %5004
  %5027 = bitcast float %4962 to i32
  %5028 = bitcast float %4963 to i32
  %5029 = insertelement <4 x i32> undef, i32 %5027, i32 0
  %5030 = insertelement <4 x i32> %5029, i32 %5028, i32 1
  %5031 = insertelement <4 x i32> %5030, i32 0, i32 2
  %5032 = bitcast <8 x i32> %42 to <32 x i8>
  %5033 = bitcast <4 x i32> %44 to <16 x i8>
  %5034 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5031, <32 x i8> %5032, <16 x i8> %5033, i32 2)
  %5035 = extractelement <4 x float> %5034, i32 0
  %5036 = extractelement <4 x float> %5034, i32 1
  %5037 = extractelement <4 x float> %5034, i32 2
  %5038 = fmul float %5035, %5026
  %5039 = fadd float %5038, %4957
  %5040 = fmul float %5036, %5026
  %5041 = fadd float %5040, %4959
  %5042 = fmul float %5037, %5026
  %5043 = fadd float %5042, %4961
  %5044 = fmul float %87, 0xBF9EB851E0000000
  %5045 = fadd float %5044, %88
  %5046 = fmul float %90, 0xBF9EB851E0000000
  %5047 = fsub float %5046, %87
  %5048 = fmul float %87, 0xBF9EB851E0000000
  %5049 = fadd float %5048, %88
  %5050 = fmul float %90, 0xBF9EB851E0000000
  %5051 = fsub float %5050, %87
  %5052 = fmul float %5049, 0x3FE820C4A0000000
  %5053 = fadd float %5052, %51
  %5054 = fmul float %5051, 0x3FE820C4A0000000
  %5055 = fadd float %5054, %52
  %5056 = fmul float %5045, 0x3FE028F5C0000000
  %5057 = fadd float %5056, %51
  %5058 = fmul float %5047, 0x3FE028F5C0000000
  %5059 = fadd float %5058, %52
  %5060 = call float @llvm.AMDIL.clamp.(float %5057, float 0.000000e+00, float 1.000000e+00)
  %5061 = call float @llvm.AMDIL.clamp.(float %5059, float 0.000000e+00, float 1.000000e+00)
  %5062 = bitcast float %5060 to i32
  %5063 = bitcast float %5061 to i32
  %5064 = insertelement <4 x i32> undef, i32 %5062, i32 0
  %5065 = insertelement <4 x i32> %5064, i32 %5063, i32 1
  %5066 = insertelement <4 x i32> %5065, i32 0, i32 2
  %5067 = bitcast <8 x i32> %38 to <32 x i8>
  %5068 = bitcast <4 x i32> %40 to <16 x i8>
  %5069 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5066, <32 x i8> %5067, <16 x i8> %5068, i32 2)
  %5070 = extractelement <4 x float> %5069, i32 0
  %5071 = extractelement <4 x float> %5069, i32 1
  %5072 = extractelement <4 x float> %5069, i32 2
  %5073 = extractelement <4 x float> %5069, i32 3
  %5074 = fmul float %5073, %5073
  %5075 = fmul float %5060, %106
  %5076 = fadd float %5075, %110
  %5077 = fmul float %5061, %107
  %5078 = fadd float %5077, %111
  %5079 = fmul float %5076, %5076
  %5080 = fmul float %5078, %5078
  %5081 = fadd float %5080, %5079
  %5082 = fadd float %5081, 1.000000e+00
  %5083 = call float @fabs(float %5082)
  %5084 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5083)
  %5085 = call float @llvm.minnum.f32(float %5084, float 0x47EFFFFFE0000000)
  %5086 = fmul float %5085, %5076
  %5087 = fmul float %5085, %5078
  %5088 = fmul float %5085, %5074
  %5089 = fmul float %5086, %5074
  %5090 = fsub float %5089, %101
  %5091 = fmul float %5087, %5074
  %5092 = fsub float %5091, %102
  %5093 = fsub float -0.000000e+00, %103
  %5094 = fsub float %5093, %5088
  %5095 = fmul float %5090, %5090
  %5096 = fmul float %5092, %5092
  %5097 = fadd float %5096, %5095
  %5098 = fmul float %5094, %5094
  %5099 = fadd float %5097, %5098
  %5100 = fmul float %32, %5099
  %5101 = fsub float 1.000000e+00, %5100
  %5102 = call float @llvm.AMDIL.clamp.(float %5101, float 0.000000e+00, float 1.000000e+00)
  %5103 = call float @fabs(float %5099)
  %5104 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5103)
  %5105 = call float @llvm.minnum.f32(float %5104, float 0x47EFFFFFE0000000)
  %5106 = fmul float %5105, %5090
  %5107 = fmul float %5105, %5092
  %5108 = fmul float %5105, %5094
  %5109 = fmul float %5106, %5070
  %5110 = fmul float %5107, %5071
  %5111 = fadd float %5110, %5109
  %5112 = fmul float %5108, %5072
  %5113 = fadd float %5111, %5112
  %5114 = fsub float %33, %5113
  %5115 = call float @llvm.AMDIL.clamp.(float %5114, float 0.000000e+00, float 1.000000e+00)
  %5116 = fmul float %5106, %68
  %5117 = fmul float %5107, %69
  %5118 = fadd float %5117, %5116
  %5119 = fmul float %5108, %70
  %5120 = fadd float %5118, %5119
  %5121 = fadd float %5120, %34
  %5122 = call float @llvm.AMDIL.clamp.(float %5121, float 0.000000e+00, float 1.000000e+00)
  %5123 = fmul float %5115, %5122
  %5124 = fmul float %5123, %5102
  %5125 = bitcast float %5060 to i32
  %5126 = bitcast float %5061 to i32
  %5127 = insertelement <4 x i32> undef, i32 %5125, i32 0
  %5128 = insertelement <4 x i32> %5127, i32 %5126, i32 1
  %5129 = insertelement <4 x i32> %5128, i32 0, i32 2
  %5130 = bitcast <8 x i32> %42 to <32 x i8>
  %5131 = bitcast <4 x i32> %44 to <16 x i8>
  %5132 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5129, <32 x i8> %5130, <16 x i8> %5131, i32 2)
  %5133 = extractelement <4 x float> %5132, i32 0
  %5134 = extractelement <4 x float> %5132, i32 1
  %5135 = extractelement <4 x float> %5132, i32 2
  %5136 = fmul float %5133, %5124
  %5137 = fadd float %5136, %5039
  %5138 = fmul float %5134, %5124
  %5139 = fadd float %5138, %5041
  %5140 = fmul float %5135, %5124
  %5141 = fadd float %5140, %5043
  %5142 = call float @llvm.AMDIL.clamp.(float %5053, float 0.000000e+00, float 1.000000e+00)
  %5143 = call float @llvm.AMDIL.clamp.(float %5055, float 0.000000e+00, float 1.000000e+00)
  %5144 = bitcast float %5142 to i32
  %5145 = bitcast float %5143 to i32
  %5146 = insertelement <4 x i32> undef, i32 %5144, i32 0
  %5147 = insertelement <4 x i32> %5146, i32 %5145, i32 1
  %5148 = insertelement <4 x i32> %5147, i32 0, i32 2
  %5149 = bitcast <8 x i32> %38 to <32 x i8>
  %5150 = bitcast <4 x i32> %40 to <16 x i8>
  %5151 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5148, <32 x i8> %5149, <16 x i8> %5150, i32 2)
  %5152 = extractelement <4 x float> %5151, i32 0
  %5153 = extractelement <4 x float> %5151, i32 1
  %5154 = extractelement <4 x float> %5151, i32 2
  %5155 = extractelement <4 x float> %5151, i32 3
  %5156 = fmul float %5155, %5155
  %5157 = fmul float %5142, %106
  %5158 = fadd float %5157, %110
  %5159 = fmul float %5143, %107
  %5160 = fadd float %5159, %111
  %5161 = fmul float %5158, %5158
  %5162 = fmul float %5160, %5160
  %5163 = fadd float %5162, %5161
  %5164 = fadd float %5163, 1.000000e+00
  %5165 = call float @fabs(float %5164)
  %5166 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5165)
  %5167 = call float @llvm.minnum.f32(float %5166, float 0x47EFFFFFE0000000)
  %5168 = fmul float %5167, %5158
  %5169 = fmul float %5167, %5160
  %5170 = fmul float %5167, %5156
  %5171 = fmul float %5168, %5156
  %5172 = fsub float %5171, %101
  %5173 = fmul float %5169, %5156
  %5174 = fsub float %5173, %102
  %5175 = fsub float -0.000000e+00, %103
  %5176 = fsub float %5175, %5170
  %5177 = fmul float %5172, %5172
  %5178 = fmul float %5174, %5174
  %5179 = fadd float %5178, %5177
  %5180 = fmul float %5176, %5176
  %5181 = fadd float %5179, %5180
  %5182 = fmul float %32, %5181
  %5183 = fsub float 1.000000e+00, %5182
  %5184 = call float @llvm.AMDIL.clamp.(float %5183, float 0.000000e+00, float 1.000000e+00)
  %5185 = call float @fabs(float %5181)
  %5186 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5185)
  %5187 = call float @llvm.minnum.f32(float %5186, float 0x47EFFFFFE0000000)
  %5188 = fmul float %5187, %5172
  %5189 = fmul float %5187, %5174
  %5190 = fmul float %5187, %5176
  %5191 = fmul float %5188, %5152
  %5192 = fmul float %5189, %5153
  %5193 = fadd float %5192, %5191
  %5194 = fmul float %5190, %5154
  %5195 = fadd float %5193, %5194
  %5196 = fsub float %33, %5195
  %5197 = call float @llvm.AMDIL.clamp.(float %5196, float 0.000000e+00, float 1.000000e+00)
  %5198 = fmul float %5188, %68
  %5199 = fmul float %5189, %69
  %5200 = fadd float %5199, %5198
  %5201 = fmul float %5190, %70
  %5202 = fadd float %5200, %5201
  %5203 = fadd float %5202, %34
  %5204 = call float @llvm.AMDIL.clamp.(float %5203, float 0.000000e+00, float 1.000000e+00)
  %5205 = fmul float %5197, %5204
  %5206 = fmul float %5205, %5184
  %5207 = bitcast float %5142 to i32
  %5208 = bitcast float %5143 to i32
  %5209 = insertelement <4 x i32> undef, i32 %5207, i32 0
  %5210 = insertelement <4 x i32> %5209, i32 %5208, i32 1
  %5211 = insertelement <4 x i32> %5210, i32 0, i32 2
  %5212 = bitcast <8 x i32> %42 to <32 x i8>
  %5213 = bitcast <4 x i32> %44 to <16 x i8>
  %5214 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5211, <32 x i8> %5212, <16 x i8> %5213, i32 2)
  %5215 = extractelement <4 x float> %5214, i32 0
  %5216 = extractelement <4 x float> %5214, i32 1
  %5217 = extractelement <4 x float> %5214, i32 2
  %5218 = fmul float %5215, %5206
  %5219 = fadd float %5218, %5137
  %5220 = fmul float %5216, %5206
  %5221 = fadd float %5220, %5139
  %5222 = fmul float %5217, %5206
  %5223 = fadd float %5222, %5141
  %5224 = fmul float %5219, 0x3FA5555560000000
  %5225 = fmul float %5221, 0x3FA5555560000000
  %5226 = fmul float %5223, 0x3FA5555560000000
  br label %ENDIF

ELSE58:                                           ; preds = %ELSE
  %5227 = fcmp olt float %25, %75
  br i1 %5227, label %IF60, label %ENDIF

IF60:                                             ; preds = %ELSE58
  %5228 = fmul float %87, 0x3F50624DE0000000
  %5229 = fadd float %5228, %88
  %5230 = fmul float %90, 0x3F50624DE0000000
  %5231 = fsub float %5230, %87
  %5232 = fmul float %87, 0x3F50624DE0000000
  %5233 = fadd float %5232, %88
  %5234 = fmul float %90, 0x3F50624DE0000000
  %5235 = fsub float %5234, %87
  %5236 = fmul float %5233, 0x3FE2147AE0000000
  %5237 = fadd float %5236, %51
  %5238 = fmul float %5235, 0x3FE2147AE0000000
  %5239 = fadd float %5238, %52
  %5240 = fmul float %5229, 0x3FDB53F7C0000000
  %5241 = fadd float %5240, %51
  %5242 = fmul float %5231, 0x3FDB53F7C0000000
  %5243 = fadd float %5242, %52
  %5244 = call float @llvm.AMDIL.clamp.(float %5241, float 0.000000e+00, float 1.000000e+00)
  %5245 = call float @llvm.AMDIL.clamp.(float %5243, float 0.000000e+00, float 1.000000e+00)
  %5246 = bitcast float %5244 to i32
  %5247 = bitcast float %5245 to i32
  %5248 = insertelement <4 x i32> undef, i32 %5246, i32 0
  %5249 = insertelement <4 x i32> %5248, i32 %5247, i32 1
  %5250 = insertelement <4 x i32> %5249, i32 0, i32 2
  %5251 = bitcast <8 x i32> %38 to <32 x i8>
  %5252 = bitcast <4 x i32> %40 to <16 x i8>
  %5253 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5250, <32 x i8> %5251, <16 x i8> %5252, i32 2)
  %5254 = extractelement <4 x float> %5253, i32 0
  %5255 = extractelement <4 x float> %5253, i32 1
  %5256 = extractelement <4 x float> %5253, i32 2
  %5257 = extractelement <4 x float> %5253, i32 3
  %5258 = fmul float %5257, %5257
  %5259 = fmul float %5244, %106
  %5260 = fadd float %5259, %110
  %5261 = fmul float %5245, %107
  %5262 = fadd float %5261, %111
  %5263 = fmul float %5260, %5260
  %5264 = fmul float %5262, %5262
  %5265 = fadd float %5264, %5263
  %5266 = fadd float %5265, 1.000000e+00
  %5267 = call float @fabs(float %5266)
  %5268 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5267)
  %5269 = call float @llvm.minnum.f32(float %5268, float 0x47EFFFFFE0000000)
  %5270 = fmul float %5269, %5260
  %5271 = fmul float %5269, %5262
  %5272 = fmul float %5269, %5258
  %5273 = fmul float %5270, %5258
  %5274 = fsub float %5273, %101
  %5275 = fmul float %5271, %5258
  %5276 = fsub float %5275, %102
  %5277 = fsub float -0.000000e+00, %103
  %5278 = fsub float %5277, %5272
  %5279 = fmul float %5274, %5274
  %5280 = fmul float %5276, %5276
  %5281 = fadd float %5280, %5279
  %5282 = fmul float %5278, %5278
  %5283 = fadd float %5281, %5282
  %5284 = fmul float %32, %5283
  %5285 = fsub float 1.000000e+00, %5284
  %5286 = call float @llvm.AMDIL.clamp.(float %5285, float 0.000000e+00, float 1.000000e+00)
  %5287 = call float @fabs(float %5283)
  %5288 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5287)
  %5289 = call float @llvm.minnum.f32(float %5288, float 0x47EFFFFFE0000000)
  %5290 = fmul float %5289, %5274
  %5291 = fmul float %5289, %5276
  %5292 = fmul float %5289, %5278
  %5293 = fmul float %5290, %5254
  %5294 = fmul float %5291, %5255
  %5295 = fadd float %5294, %5293
  %5296 = fmul float %5292, %5256
  %5297 = fadd float %5295, %5296
  %5298 = fsub float %33, %5297
  %5299 = call float @llvm.AMDIL.clamp.(float %5298, float 0.000000e+00, float 1.000000e+00)
  %5300 = fmul float %5290, %68
  %5301 = fmul float %5291, %69
  %5302 = fadd float %5301, %5300
  %5303 = fmul float %5292, %70
  %5304 = fadd float %5302, %5303
  %5305 = fadd float %5304, %34
  %5306 = call float @llvm.AMDIL.clamp.(float %5305, float 0.000000e+00, float 1.000000e+00)
  %5307 = fmul float %5299, %5306
  %5308 = fmul float %5307, %5286
  %5309 = bitcast float %5244 to i32
  %5310 = bitcast float %5245 to i32
  %5311 = insertelement <4 x i32> undef, i32 %5309, i32 0
  %5312 = insertelement <4 x i32> %5311, i32 %5310, i32 1
  %5313 = insertelement <4 x i32> %5312, i32 0, i32 2
  %5314 = bitcast <8 x i32> %42 to <32 x i8>
  %5315 = bitcast <4 x i32> %44 to <16 x i8>
  %5316 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5313, <32 x i8> %5314, <16 x i8> %5315, i32 2)
  %5317 = extractelement <4 x float> %5316, i32 0
  %5318 = extractelement <4 x float> %5316, i32 1
  %5319 = extractelement <4 x float> %5316, i32 2
  %5320 = call float @llvm.AMDIL.clamp.(float %5237, float 0.000000e+00, float 1.000000e+00)
  %5321 = call float @llvm.AMDIL.clamp.(float %5239, float 0.000000e+00, float 1.000000e+00)
  %5322 = bitcast float %5320 to i32
  %5323 = bitcast float %5321 to i32
  %5324 = insertelement <4 x i32> undef, i32 %5322, i32 0
  %5325 = insertelement <4 x i32> %5324, i32 %5323, i32 1
  %5326 = insertelement <4 x i32> %5325, i32 0, i32 2
  %5327 = bitcast <8 x i32> %38 to <32 x i8>
  %5328 = bitcast <4 x i32> %40 to <16 x i8>
  %5329 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5326, <32 x i8> %5327, <16 x i8> %5328, i32 2)
  %5330 = extractelement <4 x float> %5329, i32 0
  %5331 = extractelement <4 x float> %5329, i32 1
  %5332 = extractelement <4 x float> %5329, i32 2
  %5333 = extractelement <4 x float> %5329, i32 3
  %5334 = fmul float %5333, %5333
  %5335 = fmul float %5320, %106
  %5336 = fadd float %5335, %110
  %5337 = fmul float %5321, %107
  %5338 = fadd float %5337, %111
  %5339 = fmul float %5336, %5336
  %5340 = fmul float %5338, %5338
  %5341 = fadd float %5340, %5339
  %5342 = fadd float %5341, 1.000000e+00
  %5343 = call float @fabs(float %5342)
  %5344 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5343)
  %5345 = call float @llvm.minnum.f32(float %5344, float 0x47EFFFFFE0000000)
  %5346 = fmul float %5345, %5336
  %5347 = fmul float %5345, %5338
  %5348 = fmul float %5345, %5334
  %5349 = fmul float %5346, %5334
  %5350 = fsub float %5349, %101
  %5351 = fmul float %5347, %5334
  %5352 = fsub float %5351, %102
  %5353 = fsub float -0.000000e+00, %103
  %5354 = fsub float %5353, %5348
  %5355 = fmul float %5350, %5350
  %5356 = fmul float %5352, %5352
  %5357 = fadd float %5356, %5355
  %5358 = fmul float %5354, %5354
  %5359 = fadd float %5357, %5358
  %5360 = fmul float %32, %5359
  %5361 = fsub float 1.000000e+00, %5360
  %5362 = call float @llvm.AMDIL.clamp.(float %5361, float 0.000000e+00, float 1.000000e+00)
  %5363 = call float @fabs(float %5359)
  %5364 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5363)
  %5365 = call float @llvm.minnum.f32(float %5364, float 0x47EFFFFFE0000000)
  %5366 = fmul float %5365, %5350
  %5367 = fmul float %5365, %5352
  %5368 = fmul float %5365, %5354
  %5369 = fmul float %5366, %5330
  %5370 = fmul float %5367, %5331
  %5371 = fadd float %5370, %5369
  %5372 = fmul float %5368, %5332
  %5373 = fadd float %5371, %5372
  %5374 = fsub float %33, %5373
  %5375 = call float @llvm.AMDIL.clamp.(float %5374, float 0.000000e+00, float 1.000000e+00)
  %5376 = fmul float %5366, %68
  %5377 = fmul float %5367, %69
  %5378 = fadd float %5377, %5376
  %5379 = fmul float %5368, %70
  %5380 = fadd float %5378, %5379
  %5381 = fadd float %5380, %34
  %5382 = call float @llvm.AMDIL.clamp.(float %5381, float 0.000000e+00, float 1.000000e+00)
  %5383 = fmul float %5375, %5382
  %5384 = fmul float %5383, %5362
  %5385 = bitcast float %5320 to i32
  %5386 = bitcast float %5321 to i32
  %5387 = insertelement <4 x i32> undef, i32 %5385, i32 0
  %5388 = insertelement <4 x i32> %5387, i32 %5386, i32 1
  %5389 = insertelement <4 x i32> %5388, i32 0, i32 2
  %5390 = bitcast <8 x i32> %42 to <32 x i8>
  %5391 = bitcast <4 x i32> %44 to <16 x i8>
  %5392 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5389, <32 x i8> %5390, <16 x i8> %5391, i32 2)
  %5393 = extractelement <4 x float> %5392, i32 0
  %5394 = extractelement <4 x float> %5392, i32 1
  %5395 = extractelement <4 x float> %5392, i32 2
  %5396 = fmul float %5384, %5393
  %5397 = fmul float %5384, %5394
  %5398 = fmul float %5384, %5395
  %5399 = fmul float %5317, %5308
  %5400 = fadd float %5399, %5396
  %5401 = fmul float %5318, %5308
  %5402 = fadd float %5401, %5397
  %5403 = fmul float %5319, %5308
  %5404 = fadd float %5403, %5398
  %5405 = fmul float %88, 0x3FC4FDF3C0000000
  %5406 = fmul float %87, 0xBFC4FDF3C0000000
  %5407 = fmul float %88, 0xBFD19999A0000000
  %5408 = fmul float %87, 0x3FD19999A0000000
  %5409 = fmul float %87, 0x3FEF8D4FE0000000
  %5410 = fadd float %5409, %5405
  %5411 = fmul float %90, 0x3FEF8D4FE0000000
  %5412 = fadd float %5411, %5406
  %5413 = fmul float %87, 0x3FEF8D4FE0000000
  %5414 = fadd float %5413, %5405
  %5415 = fmul float %90, 0x3FEF8D4FE0000000
  %5416 = fadd float %5415, %5406
  %5417 = fmul float %5414, 0x3FE5168720000000
  %5418 = fadd float %5417, %51
  %5419 = fmul float %5416, 0x3FE5168720000000
  %5420 = fadd float %5419, %52
  %5421 = fmul float %5410, 0x3FD0624DE0000000
  %5422 = fadd float %5421, %51
  %5423 = fmul float %5412, 0x3FD0624DE0000000
  %5424 = fadd float %5423, %52
  %5425 = call float @llvm.AMDIL.clamp.(float %5422, float 0.000000e+00, float 1.000000e+00)
  %5426 = call float @llvm.AMDIL.clamp.(float %5424, float 0.000000e+00, float 1.000000e+00)
  %5427 = bitcast float %5425 to i32
  %5428 = bitcast float %5426 to i32
  %5429 = insertelement <4 x i32> undef, i32 %5427, i32 0
  %5430 = insertelement <4 x i32> %5429, i32 %5428, i32 1
  %5431 = insertelement <4 x i32> %5430, i32 0, i32 2
  %5432 = bitcast <8 x i32> %38 to <32 x i8>
  %5433 = bitcast <4 x i32> %40 to <16 x i8>
  %5434 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5431, <32 x i8> %5432, <16 x i8> %5433, i32 2)
  %5435 = extractelement <4 x float> %5434, i32 0
  %5436 = extractelement <4 x float> %5434, i32 1
  %5437 = extractelement <4 x float> %5434, i32 2
  %5438 = extractelement <4 x float> %5434, i32 3
  %5439 = fmul float %5438, %5438
  %5440 = fmul float %5425, %106
  %5441 = fadd float %5440, %110
  %5442 = fmul float %5426, %107
  %5443 = fadd float %5442, %111
  %5444 = fmul float %5441, %5441
  %5445 = fmul float %5443, %5443
  %5446 = fadd float %5445, %5444
  %5447 = fadd float %5446, 1.000000e+00
  %5448 = call float @fabs(float %5447)
  %5449 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5448)
  %5450 = call float @llvm.minnum.f32(float %5449, float 0x47EFFFFFE0000000)
  %5451 = fmul float %5450, %5441
  %5452 = fmul float %5450, %5443
  %5453 = fmul float %5450, %5439
  %5454 = fmul float %5451, %5439
  %5455 = fsub float %5454, %101
  %5456 = fmul float %5452, %5439
  %5457 = fsub float %5456, %102
  %5458 = fsub float -0.000000e+00, %103
  %5459 = fsub float %5458, %5453
  %5460 = fmul float %5455, %5455
  %5461 = fmul float %5457, %5457
  %5462 = fadd float %5461, %5460
  %5463 = fmul float %5459, %5459
  %5464 = fadd float %5462, %5463
  %5465 = fmul float %32, %5464
  %5466 = fsub float 1.000000e+00, %5465
  %5467 = call float @llvm.AMDIL.clamp.(float %5466, float 0.000000e+00, float 1.000000e+00)
  %5468 = call float @fabs(float %5464)
  %5469 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5468)
  %5470 = call float @llvm.minnum.f32(float %5469, float 0x47EFFFFFE0000000)
  %5471 = fmul float %5470, %5455
  %5472 = fmul float %5470, %5457
  %5473 = fmul float %5470, %5459
  %5474 = fmul float %5471, %5435
  %5475 = fmul float %5472, %5436
  %5476 = fadd float %5475, %5474
  %5477 = fmul float %5473, %5437
  %5478 = fadd float %5476, %5477
  %5479 = fsub float %33, %5478
  %5480 = call float @llvm.AMDIL.clamp.(float %5479, float 0.000000e+00, float 1.000000e+00)
  %5481 = fmul float %5471, %68
  %5482 = fmul float %5472, %69
  %5483 = fadd float %5482, %5481
  %5484 = fmul float %5473, %70
  %5485 = fadd float %5483, %5484
  %5486 = fadd float %5485, %34
  %5487 = call float @llvm.AMDIL.clamp.(float %5486, float 0.000000e+00, float 1.000000e+00)
  %5488 = fmul float %5480, %5487
  %5489 = fmul float %5488, %5467
  %5490 = bitcast float %5425 to i32
  %5491 = bitcast float %5426 to i32
  %5492 = insertelement <4 x i32> undef, i32 %5490, i32 0
  %5493 = insertelement <4 x i32> %5492, i32 %5491, i32 1
  %5494 = insertelement <4 x i32> %5493, i32 0, i32 2
  %5495 = bitcast <8 x i32> %42 to <32 x i8>
  %5496 = bitcast <4 x i32> %44 to <16 x i8>
  %5497 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5494, <32 x i8> %5495, <16 x i8> %5496, i32 2)
  %5498 = extractelement <4 x float> %5497, i32 0
  %5499 = extractelement <4 x float> %5497, i32 1
  %5500 = extractelement <4 x float> %5497, i32 2
  %5501 = fmul float %5498, %5489
  %5502 = fadd float %5501, %5400
  %5503 = fmul float %5499, %5489
  %5504 = fadd float %5503, %5402
  %5505 = fmul float %5500, %5489
  %5506 = fadd float %5505, %5404
  %5507 = call float @llvm.AMDIL.clamp.(float %5418, float 0.000000e+00, float 1.000000e+00)
  %5508 = call float @llvm.AMDIL.clamp.(float %5420, float 0.000000e+00, float 1.000000e+00)
  %5509 = bitcast float %5507 to i32
  %5510 = bitcast float %5508 to i32
  %5511 = insertelement <4 x i32> undef, i32 %5509, i32 0
  %5512 = insertelement <4 x i32> %5511, i32 %5510, i32 1
  %5513 = insertelement <4 x i32> %5512, i32 0, i32 2
  %5514 = bitcast <8 x i32> %38 to <32 x i8>
  %5515 = bitcast <4 x i32> %40 to <16 x i8>
  %5516 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5513, <32 x i8> %5514, <16 x i8> %5515, i32 2)
  %5517 = extractelement <4 x float> %5516, i32 0
  %5518 = extractelement <4 x float> %5516, i32 1
  %5519 = extractelement <4 x float> %5516, i32 2
  %5520 = extractelement <4 x float> %5516, i32 3
  %5521 = fmul float %5520, %5520
  %5522 = fmul float %5507, %106
  %5523 = fadd float %5522, %110
  %5524 = fmul float %5508, %107
  %5525 = fadd float %5524, %111
  %5526 = fmul float %5523, %5523
  %5527 = fmul float %5525, %5525
  %5528 = fadd float %5527, %5526
  %5529 = fadd float %5528, 1.000000e+00
  %5530 = call float @fabs(float %5529)
  %5531 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5530)
  %5532 = call float @llvm.minnum.f32(float %5531, float 0x47EFFFFFE0000000)
  %5533 = fmul float %5532, %5523
  %5534 = fmul float %5532, %5525
  %5535 = fmul float %5532, %5521
  %5536 = fmul float %5533, %5521
  %5537 = fsub float %5536, %101
  %5538 = fmul float %5534, %5521
  %5539 = fsub float %5538, %102
  %5540 = fsub float -0.000000e+00, %103
  %5541 = fsub float %5540, %5535
  %5542 = fmul float %5537, %5537
  %5543 = fmul float %5539, %5539
  %5544 = fadd float %5543, %5542
  %5545 = fmul float %5541, %5541
  %5546 = fadd float %5544, %5545
  %5547 = fmul float %32, %5546
  %5548 = fsub float 1.000000e+00, %5547
  %5549 = call float @llvm.AMDIL.clamp.(float %5548, float 0.000000e+00, float 1.000000e+00)
  %5550 = call float @fabs(float %5546)
  %5551 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5550)
  %5552 = call float @llvm.minnum.f32(float %5551, float 0x47EFFFFFE0000000)
  %5553 = fmul float %5552, %5537
  %5554 = fmul float %5552, %5539
  %5555 = fmul float %5552, %5541
  %5556 = fmul float %5553, %5517
  %5557 = fmul float %5554, %5518
  %5558 = fadd float %5557, %5556
  %5559 = fmul float %5555, %5519
  %5560 = fadd float %5558, %5559
  %5561 = fsub float %33, %5560
  %5562 = call float @llvm.AMDIL.clamp.(float %5561, float 0.000000e+00, float 1.000000e+00)
  %5563 = fmul float %5553, %68
  %5564 = fmul float %5554, %69
  %5565 = fadd float %5564, %5563
  %5566 = fmul float %5555, %70
  %5567 = fadd float %5565, %5566
  %5568 = fadd float %5567, %34
  %5569 = call float @llvm.AMDIL.clamp.(float %5568, float 0.000000e+00, float 1.000000e+00)
  %5570 = fmul float %5562, %5569
  %5571 = fmul float %5570, %5549
  %5572 = bitcast float %5507 to i32
  %5573 = bitcast float %5508 to i32
  %5574 = insertelement <4 x i32> undef, i32 %5572, i32 0
  %5575 = insertelement <4 x i32> %5574, i32 %5573, i32 1
  %5576 = insertelement <4 x i32> %5575, i32 0, i32 2
  %5577 = bitcast <8 x i32> %42 to <32 x i8>
  %5578 = bitcast <4 x i32> %44 to <16 x i8>
  %5579 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5576, <32 x i8> %5577, <16 x i8> %5578, i32 2)
  %5580 = extractelement <4 x float> %5579, i32 0
  %5581 = extractelement <4 x float> %5579, i32 1
  %5582 = extractelement <4 x float> %5579, i32 2
  %5583 = fmul float %5580, %5571
  %5584 = fadd float %5583, %5502
  %5585 = fmul float %5581, %5571
  %5586 = fadd float %5585, %5504
  %5587 = fmul float %5582, %5571
  %5588 = fadd float %5587, %5506
  %5589 = fmul float %87, 0x3FEEC08320000000
  %5590 = fadd float %5589, %5407
  %5591 = fmul float %90, 0x3FEEC08320000000
  %5592 = fadd float %5591, %5408
  %5593 = fmul float %87, 0x3FEEC08320000000
  %5594 = fadd float %5593, %5407
  %5595 = fmul float %90, 0x3FEEC08320000000
  %5596 = fadd float %5595, %5408
  %5597 = fmul float %5594, 0x3FEBCED920000000
  %5598 = fadd float %5597, %51
  %5599 = fmul float %5596, 0x3FEBCED920000000
  %5600 = fadd float %5599, %52
  %5601 = fmul float %5590, 0x3FCB22D0E0000000
  %5602 = fadd float %5601, %51
  %5603 = fmul float %5592, 0x3FCB22D0E0000000
  %5604 = fadd float %5603, %52
  %5605 = call float @llvm.AMDIL.clamp.(float %5602, float 0.000000e+00, float 1.000000e+00)
  %5606 = call float @llvm.AMDIL.clamp.(float %5604, float 0.000000e+00, float 1.000000e+00)
  %5607 = bitcast float %5605 to i32
  %5608 = bitcast float %5606 to i32
  %5609 = insertelement <4 x i32> undef, i32 %5607, i32 0
  %5610 = insertelement <4 x i32> %5609, i32 %5608, i32 1
  %5611 = insertelement <4 x i32> %5610, i32 0, i32 2
  %5612 = bitcast <8 x i32> %38 to <32 x i8>
  %5613 = bitcast <4 x i32> %40 to <16 x i8>
  %5614 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5611, <32 x i8> %5612, <16 x i8> %5613, i32 2)
  %5615 = extractelement <4 x float> %5614, i32 0
  %5616 = extractelement <4 x float> %5614, i32 1
  %5617 = extractelement <4 x float> %5614, i32 2
  %5618 = extractelement <4 x float> %5614, i32 3
  %5619 = fmul float %5618, %5618
  %5620 = fmul float %5605, %106
  %5621 = fadd float %5620, %110
  %5622 = fmul float %5606, %107
  %5623 = fadd float %5622, %111
  %5624 = fmul float %5621, %5621
  %5625 = fmul float %5623, %5623
  %5626 = fadd float %5625, %5624
  %5627 = fadd float %5626, 1.000000e+00
  %5628 = call float @fabs(float %5627)
  %5629 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5628)
  %5630 = call float @llvm.minnum.f32(float %5629, float 0x47EFFFFFE0000000)
  %5631 = fmul float %5630, %5621
  %5632 = fmul float %5630, %5623
  %5633 = fmul float %5630, %5619
  %5634 = fmul float %5631, %5619
  %5635 = fsub float %5634, %101
  %5636 = fmul float %5632, %5619
  %5637 = fsub float %5636, %102
  %5638 = fsub float -0.000000e+00, %103
  %5639 = fsub float %5638, %5633
  %5640 = fmul float %5635, %5635
  %5641 = fmul float %5637, %5637
  %5642 = fadd float %5641, %5640
  %5643 = fmul float %5639, %5639
  %5644 = fadd float %5642, %5643
  %5645 = fmul float %32, %5644
  %5646 = fsub float 1.000000e+00, %5645
  %5647 = call float @llvm.AMDIL.clamp.(float %5646, float 0.000000e+00, float 1.000000e+00)
  %5648 = call float @fabs(float %5644)
  %5649 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5648)
  %5650 = call float @llvm.minnum.f32(float %5649, float 0x47EFFFFFE0000000)
  %5651 = fmul float %5650, %5635
  %5652 = fmul float %5650, %5637
  %5653 = fmul float %5650, %5639
  %5654 = fmul float %5651, %5615
  %5655 = fmul float %5652, %5616
  %5656 = fadd float %5655, %5654
  %5657 = fmul float %5653, %5617
  %5658 = fadd float %5656, %5657
  %5659 = fsub float %33, %5658
  %5660 = call float @llvm.AMDIL.clamp.(float %5659, float 0.000000e+00, float 1.000000e+00)
  %5661 = fmul float %5651, %68
  %5662 = fmul float %5652, %69
  %5663 = fadd float %5662, %5661
  %5664 = fmul float %5653, %70
  %5665 = fadd float %5663, %5664
  %5666 = fadd float %5665, %34
  %5667 = call float @llvm.AMDIL.clamp.(float %5666, float 0.000000e+00, float 1.000000e+00)
  %5668 = fmul float %5660, %5667
  %5669 = fmul float %5668, %5647
  %5670 = bitcast float %5605 to i32
  %5671 = bitcast float %5606 to i32
  %5672 = insertelement <4 x i32> undef, i32 %5670, i32 0
  %5673 = insertelement <4 x i32> %5672, i32 %5671, i32 1
  %5674 = insertelement <4 x i32> %5673, i32 0, i32 2
  %5675 = bitcast <8 x i32> %42 to <32 x i8>
  %5676 = bitcast <4 x i32> %44 to <16 x i8>
  %5677 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5674, <32 x i8> %5675, <16 x i8> %5676, i32 2)
  %5678 = extractelement <4 x float> %5677, i32 0
  %5679 = extractelement <4 x float> %5677, i32 1
  %5680 = extractelement <4 x float> %5677, i32 2
  %5681 = fmul float %5678, %5669
  %5682 = fadd float %5681, %5584
  %5683 = fmul float %5679, %5669
  %5684 = fadd float %5683, %5586
  %5685 = fmul float %5680, %5669
  %5686 = fadd float %5685, %5588
  %5687 = call float @llvm.AMDIL.clamp.(float %5598, float 0.000000e+00, float 1.000000e+00)
  %5688 = call float @llvm.AMDIL.clamp.(float %5600, float 0.000000e+00, float 1.000000e+00)
  %5689 = bitcast float %5687 to i32
  %5690 = bitcast float %5688 to i32
  %5691 = insertelement <4 x i32> undef, i32 %5689, i32 0
  %5692 = insertelement <4 x i32> %5691, i32 %5690, i32 1
  %5693 = insertelement <4 x i32> %5692, i32 0, i32 2
  %5694 = bitcast <8 x i32> %38 to <32 x i8>
  %5695 = bitcast <4 x i32> %40 to <16 x i8>
  %5696 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5693, <32 x i8> %5694, <16 x i8> %5695, i32 2)
  %5697 = extractelement <4 x float> %5696, i32 0
  %5698 = extractelement <4 x float> %5696, i32 1
  %5699 = extractelement <4 x float> %5696, i32 2
  %5700 = extractelement <4 x float> %5696, i32 3
  %5701 = fmul float %5700, %5700
  %5702 = fmul float %5687, %106
  %5703 = fadd float %5702, %110
  %5704 = fmul float %5688, %107
  %5705 = fadd float %5704, %111
  %5706 = fmul float %5703, %5703
  %5707 = fmul float %5705, %5705
  %5708 = fadd float %5707, %5706
  %5709 = fadd float %5708, 1.000000e+00
  %5710 = call float @fabs(float %5709)
  %5711 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5710)
  %5712 = call float @llvm.minnum.f32(float %5711, float 0x47EFFFFFE0000000)
  %5713 = fmul float %5712, %5703
  %5714 = fmul float %5712, %5705
  %5715 = fmul float %5712, %5701
  %5716 = fmul float %5713, %5701
  %5717 = fsub float %5716, %101
  %5718 = fmul float %5714, %5701
  %5719 = fsub float %5718, %102
  %5720 = fsub float -0.000000e+00, %103
  %5721 = fsub float %5720, %5715
  %5722 = fmul float %5717, %5717
  %5723 = fmul float %5719, %5719
  %5724 = fadd float %5723, %5722
  %5725 = fmul float %5721, %5721
  %5726 = fadd float %5724, %5725
  %5727 = fmul float %32, %5726
  %5728 = fsub float 1.000000e+00, %5727
  %5729 = call float @llvm.AMDIL.clamp.(float %5728, float 0.000000e+00, float 1.000000e+00)
  %5730 = call float @fabs(float %5726)
  %5731 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5730)
  %5732 = call float @llvm.minnum.f32(float %5731, float 0x47EFFFFFE0000000)
  %5733 = fmul float %5732, %5717
  %5734 = fmul float %5732, %5719
  %5735 = fmul float %5732, %5721
  %5736 = fmul float %5733, %5697
  %5737 = fmul float %5734, %5698
  %5738 = fadd float %5737, %5736
  %5739 = fmul float %5735, %5699
  %5740 = fadd float %5738, %5739
  %5741 = fsub float %33, %5740
  %5742 = call float @llvm.AMDIL.clamp.(float %5741, float 0.000000e+00, float 1.000000e+00)
  %5743 = fmul float %5733, %68
  %5744 = fmul float %5734, %69
  %5745 = fadd float %5744, %5743
  %5746 = fmul float %5735, %70
  %5747 = fadd float %5745, %5746
  %5748 = fadd float %5747, %34
  %5749 = call float @llvm.AMDIL.clamp.(float %5748, float 0.000000e+00, float 1.000000e+00)
  %5750 = fmul float %5742, %5749
  %5751 = fmul float %5750, %5729
  %5752 = bitcast float %5687 to i32
  %5753 = bitcast float %5688 to i32
  %5754 = insertelement <4 x i32> undef, i32 %5752, i32 0
  %5755 = insertelement <4 x i32> %5754, i32 %5753, i32 1
  %5756 = insertelement <4 x i32> %5755, i32 0, i32 2
  %5757 = bitcast <8 x i32> %42 to <32 x i8>
  %5758 = bitcast <4 x i32> %44 to <16 x i8>
  %5759 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5756, <32 x i8> %5757, <16 x i8> %5758, i32 2)
  %5760 = extractelement <4 x float> %5759, i32 0
  %5761 = extractelement <4 x float> %5759, i32 1
  %5762 = extractelement <4 x float> %5759, i32 2
  %5763 = fmul float %5760, %5751
  %5764 = fadd float %5763, %5682
  %5765 = fmul float %5761, %5751
  %5766 = fadd float %5765, %5684
  %5767 = fmul float %5762, %5751
  %5768 = fadd float %5767, %5686
  %5769 = fmul float %88, 0xBFEF2B0200000000
  %5770 = fmul float %87, 0x3FEF2B0200000000
  %5771 = fmul float %88, 0xBFEF8D4FE0000000
  %5772 = fmul float %87, 0x3FEF8D4FE0000000
  %5773 = fmul float %87, 0x3FCD2F1AA0000000
  %5774 = fadd float %5773, %5769
  %5775 = fmul float %90, 0x3FCD2F1AA0000000
  %5776 = fadd float %5775, %5770
  %5777 = fmul float %87, 0x3FCD2F1AA0000000
  %5778 = fadd float %5777, %5769
  %5779 = fmul float %90, 0x3FCD2F1AA0000000
  %5780 = fadd float %5779, %5770
  %5781 = fmul float %5778, 0x3FE69FBE80000000
  %5782 = fadd float %5781, %51
  %5783 = fmul float %5780, 0x3FE69FBE80000000
  %5784 = fadd float %5783, %52
  %5785 = fmul float %5774, 0x3FDD4FDF40000000
  %5786 = fadd float %5785, %51
  %5787 = fmul float %5776, 0x3FDD4FDF40000000
  %5788 = fadd float %5787, %52
  %5789 = call float @llvm.AMDIL.clamp.(float %5786, float 0.000000e+00, float 1.000000e+00)
  %5790 = call float @llvm.AMDIL.clamp.(float %5788, float 0.000000e+00, float 1.000000e+00)
  %5791 = bitcast float %5789 to i32
  %5792 = bitcast float %5790 to i32
  %5793 = insertelement <4 x i32> undef, i32 %5791, i32 0
  %5794 = insertelement <4 x i32> %5793, i32 %5792, i32 1
  %5795 = insertelement <4 x i32> %5794, i32 0, i32 2
  %5796 = bitcast <8 x i32> %38 to <32 x i8>
  %5797 = bitcast <4 x i32> %40 to <16 x i8>
  %5798 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5795, <32 x i8> %5796, <16 x i8> %5797, i32 2)
  %5799 = extractelement <4 x float> %5798, i32 0
  %5800 = extractelement <4 x float> %5798, i32 1
  %5801 = extractelement <4 x float> %5798, i32 2
  %5802 = extractelement <4 x float> %5798, i32 3
  %5803 = fmul float %5802, %5802
  %5804 = fmul float %5789, %106
  %5805 = fadd float %5804, %110
  %5806 = fmul float %5790, %107
  %5807 = fadd float %5806, %111
  %5808 = fmul float %5805, %5805
  %5809 = fmul float %5807, %5807
  %5810 = fadd float %5809, %5808
  %5811 = fadd float %5810, 1.000000e+00
  %5812 = call float @fabs(float %5811)
  %5813 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5812)
  %5814 = call float @llvm.minnum.f32(float %5813, float 0x47EFFFFFE0000000)
  %5815 = fmul float %5814, %5805
  %5816 = fmul float %5814, %5807
  %5817 = fmul float %5814, %5803
  %5818 = fmul float %5815, %5803
  %5819 = fsub float %5818, %101
  %5820 = fmul float %5816, %5803
  %5821 = fsub float %5820, %102
  %5822 = fsub float -0.000000e+00, %103
  %5823 = fsub float %5822, %5817
  %5824 = fmul float %5819, %5819
  %5825 = fmul float %5821, %5821
  %5826 = fadd float %5825, %5824
  %5827 = fmul float %5823, %5823
  %5828 = fadd float %5826, %5827
  %5829 = fmul float %32, %5828
  %5830 = fsub float 1.000000e+00, %5829
  %5831 = call float @llvm.AMDIL.clamp.(float %5830, float 0.000000e+00, float 1.000000e+00)
  %5832 = call float @fabs(float %5828)
  %5833 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5832)
  %5834 = call float @llvm.minnum.f32(float %5833, float 0x47EFFFFFE0000000)
  %5835 = fmul float %5834, %5819
  %5836 = fmul float %5834, %5821
  %5837 = fmul float %5834, %5823
  %5838 = fmul float %5835, %5799
  %5839 = fmul float %5836, %5800
  %5840 = fadd float %5839, %5838
  %5841 = fmul float %5837, %5801
  %5842 = fadd float %5840, %5841
  %5843 = fsub float %33, %5842
  %5844 = call float @llvm.AMDIL.clamp.(float %5843, float 0.000000e+00, float 1.000000e+00)
  %5845 = fmul float %5835, %68
  %5846 = fmul float %5836, %69
  %5847 = fadd float %5846, %5845
  %5848 = fmul float %5837, %70
  %5849 = fadd float %5847, %5848
  %5850 = fadd float %5849, %34
  %5851 = call float @llvm.AMDIL.clamp.(float %5850, float 0.000000e+00, float 1.000000e+00)
  %5852 = fmul float %5844, %5851
  %5853 = fmul float %5852, %5831
  %5854 = bitcast float %5789 to i32
  %5855 = bitcast float %5790 to i32
  %5856 = insertelement <4 x i32> undef, i32 %5854, i32 0
  %5857 = insertelement <4 x i32> %5856, i32 %5855, i32 1
  %5858 = insertelement <4 x i32> %5857, i32 0, i32 2
  %5859 = bitcast <8 x i32> %42 to <32 x i8>
  %5860 = bitcast <4 x i32> %44 to <16 x i8>
  %5861 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5858, <32 x i8> %5859, <16 x i8> %5860, i32 2)
  %5862 = extractelement <4 x float> %5861, i32 0
  %5863 = extractelement <4 x float> %5861, i32 1
  %5864 = extractelement <4 x float> %5861, i32 2
  %5865 = fmul float %5862, %5853
  %5866 = fadd float %5865, %5764
  %5867 = fmul float %5863, %5853
  %5868 = fadd float %5867, %5766
  %5869 = fmul float %5864, %5853
  %5870 = fadd float %5869, %5768
  %5871 = call float @llvm.AMDIL.clamp.(float %5782, float 0.000000e+00, float 1.000000e+00)
  %5872 = call float @llvm.AMDIL.clamp.(float %5784, float 0.000000e+00, float 1.000000e+00)
  %5873 = bitcast float %5871 to i32
  %5874 = bitcast float %5872 to i32
  %5875 = insertelement <4 x i32> undef, i32 %5873, i32 0
  %5876 = insertelement <4 x i32> %5875, i32 %5874, i32 1
  %5877 = insertelement <4 x i32> %5876, i32 0, i32 2
  %5878 = bitcast <8 x i32> %38 to <32 x i8>
  %5879 = bitcast <4 x i32> %40 to <16 x i8>
  %5880 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5877, <32 x i8> %5878, <16 x i8> %5879, i32 2)
  %5881 = extractelement <4 x float> %5880, i32 0
  %5882 = extractelement <4 x float> %5880, i32 1
  %5883 = extractelement <4 x float> %5880, i32 2
  %5884 = extractelement <4 x float> %5880, i32 3
  %5885 = fmul float %5884, %5884
  %5886 = fmul float %5871, %106
  %5887 = fadd float %5886, %110
  %5888 = fmul float %5872, %107
  %5889 = fadd float %5888, %111
  %5890 = fmul float %5887, %5887
  %5891 = fmul float %5889, %5889
  %5892 = fadd float %5891, %5890
  %5893 = fadd float %5892, 1.000000e+00
  %5894 = call float @fabs(float %5893)
  %5895 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5894)
  %5896 = call float @llvm.minnum.f32(float %5895, float 0x47EFFFFFE0000000)
  %5897 = fmul float %5896, %5887
  %5898 = fmul float %5896, %5889
  %5899 = fmul float %5896, %5885
  %5900 = fmul float %5897, %5885
  %5901 = fsub float %5900, %101
  %5902 = fmul float %5898, %5885
  %5903 = fsub float %5902, %102
  %5904 = fsub float -0.000000e+00, %103
  %5905 = fsub float %5904, %5899
  %5906 = fmul float %5901, %5901
  %5907 = fmul float %5903, %5903
  %5908 = fadd float %5907, %5906
  %5909 = fmul float %5905, %5905
  %5910 = fadd float %5908, %5909
  %5911 = fmul float %32, %5910
  %5912 = fsub float 1.000000e+00, %5911
  %5913 = call float @llvm.AMDIL.clamp.(float %5912, float 0.000000e+00, float 1.000000e+00)
  %5914 = call float @fabs(float %5910)
  %5915 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5914)
  %5916 = call float @llvm.minnum.f32(float %5915, float 0x47EFFFFFE0000000)
  %5917 = fmul float %5916, %5901
  %5918 = fmul float %5916, %5903
  %5919 = fmul float %5916, %5905
  %5920 = fmul float %5917, %5881
  %5921 = fmul float %5918, %5882
  %5922 = fadd float %5921, %5920
  %5923 = fmul float %5919, %5883
  %5924 = fadd float %5922, %5923
  %5925 = fsub float %33, %5924
  %5926 = call float @llvm.AMDIL.clamp.(float %5925, float 0.000000e+00, float 1.000000e+00)
  %5927 = fmul float %5917, %68
  %5928 = fmul float %5918, %69
  %5929 = fadd float %5928, %5927
  %5930 = fmul float %5919, %70
  %5931 = fadd float %5929, %5930
  %5932 = fadd float %5931, %34
  %5933 = call float @llvm.AMDIL.clamp.(float %5932, float 0.000000e+00, float 1.000000e+00)
  %5934 = fmul float %5926, %5933
  %5935 = fmul float %5934, %5913
  %5936 = bitcast float %5871 to i32
  %5937 = bitcast float %5872 to i32
  %5938 = insertelement <4 x i32> undef, i32 %5936, i32 0
  %5939 = insertelement <4 x i32> %5938, i32 %5937, i32 1
  %5940 = insertelement <4 x i32> %5939, i32 0, i32 2
  %5941 = bitcast <8 x i32> %42 to <32 x i8>
  %5942 = bitcast <4 x i32> %44 to <16 x i8>
  %5943 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5940, <32 x i8> %5941, <16 x i8> %5942, i32 2)
  %5944 = extractelement <4 x float> %5943, i32 0
  %5945 = extractelement <4 x float> %5943, i32 1
  %5946 = extractelement <4 x float> %5943, i32 2
  %5947 = fmul float %5944, %5935
  %5948 = fadd float %5947, %5866
  %5949 = fmul float %5945, %5935
  %5950 = fadd float %5949, %5868
  %5951 = fmul float %5946, %5935
  %5952 = fadd float %5951, %5870
  %5953 = fmul float %87, 0xBFC5A1CAC0000000
  %5954 = fadd float %5953, %5771
  %5955 = fmul float %90, 0xBFC5A1CAC0000000
  %5956 = fadd float %5955, %5772
  %5957 = fmul float %87, 0xBFC5A1CAC0000000
  %5958 = fadd float %5957, %5771
  %5959 = fmul float %90, 0xBFC5A1CAC0000000
  %5960 = fadd float %5959, %5772
  %5961 = fmul float %5958, 0x3FEC51EB80000000
  %5962 = fadd float %5961, %51
  %5963 = fmul float %5960, 0x3FEC51EB80000000
  %5964 = fadd float %5963, %52
  %5965 = fmul float %5954, 0x3FCBA5E360000000
  %5966 = fadd float %5965, %51
  %5967 = fmul float %5956, 0x3FCBA5E360000000
  %5968 = fadd float %5967, %52
  %5969 = call float @llvm.AMDIL.clamp.(float %5966, float 0.000000e+00, float 1.000000e+00)
  %5970 = call float @llvm.AMDIL.clamp.(float %5968, float 0.000000e+00, float 1.000000e+00)
  %5971 = bitcast float %5969 to i32
  %5972 = bitcast float %5970 to i32
  %5973 = insertelement <4 x i32> undef, i32 %5971, i32 0
  %5974 = insertelement <4 x i32> %5973, i32 %5972, i32 1
  %5975 = insertelement <4 x i32> %5974, i32 0, i32 2
  %5976 = bitcast <8 x i32> %38 to <32 x i8>
  %5977 = bitcast <4 x i32> %40 to <16 x i8>
  %5978 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5975, <32 x i8> %5976, <16 x i8> %5977, i32 2)
  %5979 = extractelement <4 x float> %5978, i32 0
  %5980 = extractelement <4 x float> %5978, i32 1
  %5981 = extractelement <4 x float> %5978, i32 2
  %5982 = extractelement <4 x float> %5978, i32 3
  %5983 = fmul float %5982, %5982
  %5984 = fmul float %5969, %106
  %5985 = fadd float %5984, %110
  %5986 = fmul float %5970, %107
  %5987 = fadd float %5986, %111
  %5988 = fmul float %5985, %5985
  %5989 = fmul float %5987, %5987
  %5990 = fadd float %5989, %5988
  %5991 = fadd float %5990, 1.000000e+00
  %5992 = call float @fabs(float %5991)
  %5993 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5992)
  %5994 = call float @llvm.minnum.f32(float %5993, float 0x47EFFFFFE0000000)
  %5995 = fmul float %5994, %5985
  %5996 = fmul float %5994, %5987
  %5997 = fmul float %5994, %5983
  %5998 = fmul float %5995, %5983
  %5999 = fsub float %5998, %101
  %6000 = fmul float %5996, %5983
  %6001 = fsub float %6000, %102
  %6002 = fsub float -0.000000e+00, %103
  %6003 = fsub float %6002, %5997
  %6004 = fmul float %5999, %5999
  %6005 = fmul float %6001, %6001
  %6006 = fadd float %6005, %6004
  %6007 = fmul float %6003, %6003
  %6008 = fadd float %6006, %6007
  %6009 = fmul float %32, %6008
  %6010 = fsub float 1.000000e+00, %6009
  %6011 = call float @llvm.AMDIL.clamp.(float %6010, float 0.000000e+00, float 1.000000e+00)
  %6012 = call float @fabs(float %6008)
  %6013 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6012)
  %6014 = call float @llvm.minnum.f32(float %6013, float 0x47EFFFFFE0000000)
  %6015 = fmul float %6014, %5999
  %6016 = fmul float %6014, %6001
  %6017 = fmul float %6014, %6003
  %6018 = fmul float %6015, %5979
  %6019 = fmul float %6016, %5980
  %6020 = fadd float %6019, %6018
  %6021 = fmul float %6017, %5981
  %6022 = fadd float %6020, %6021
  %6023 = fsub float %33, %6022
  %6024 = call float @llvm.AMDIL.clamp.(float %6023, float 0.000000e+00, float 1.000000e+00)
  %6025 = fmul float %6015, %68
  %6026 = fmul float %6016, %69
  %6027 = fadd float %6026, %6025
  %6028 = fmul float %6017, %70
  %6029 = fadd float %6027, %6028
  %6030 = fadd float %6029, %34
  %6031 = call float @llvm.AMDIL.clamp.(float %6030, float 0.000000e+00, float 1.000000e+00)
  %6032 = fmul float %6024, %6031
  %6033 = fmul float %6032, %6011
  %6034 = bitcast float %5969 to i32
  %6035 = bitcast float %5970 to i32
  %6036 = insertelement <4 x i32> undef, i32 %6034, i32 0
  %6037 = insertelement <4 x i32> %6036, i32 %6035, i32 1
  %6038 = insertelement <4 x i32> %6037, i32 0, i32 2
  %6039 = bitcast <8 x i32> %42 to <32 x i8>
  %6040 = bitcast <4 x i32> %44 to <16 x i8>
  %6041 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6038, <32 x i8> %6039, <16 x i8> %6040, i32 2)
  %6042 = extractelement <4 x float> %6041, i32 0
  %6043 = extractelement <4 x float> %6041, i32 1
  %6044 = extractelement <4 x float> %6041, i32 2
  %6045 = fmul float %6042, %6033
  %6046 = fadd float %6045, %5948
  %6047 = fmul float %6043, %6033
  %6048 = fadd float %6047, %5950
  %6049 = fmul float %6044, %6033
  %6050 = fadd float %6049, %5952
  %6051 = call float @llvm.AMDIL.clamp.(float %5962, float 0.000000e+00, float 1.000000e+00)
  %6052 = call float @llvm.AMDIL.clamp.(float %5964, float 0.000000e+00, float 1.000000e+00)
  %6053 = bitcast float %6051 to i32
  %6054 = bitcast float %6052 to i32
  %6055 = insertelement <4 x i32> undef, i32 %6053, i32 0
  %6056 = insertelement <4 x i32> %6055, i32 %6054, i32 1
  %6057 = insertelement <4 x i32> %6056, i32 0, i32 2
  %6058 = bitcast <8 x i32> %38 to <32 x i8>
  %6059 = bitcast <4 x i32> %40 to <16 x i8>
  %6060 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6057, <32 x i8> %6058, <16 x i8> %6059, i32 2)
  %6061 = extractelement <4 x float> %6060, i32 0
  %6062 = extractelement <4 x float> %6060, i32 1
  %6063 = extractelement <4 x float> %6060, i32 2
  %6064 = extractelement <4 x float> %6060, i32 3
  %6065 = fmul float %6064, %6064
  %6066 = fmul float %6051, %106
  %6067 = fadd float %6066, %110
  %6068 = fmul float %6052, %107
  %6069 = fadd float %6068, %111
  %6070 = fmul float %6067, %6067
  %6071 = fmul float %6069, %6069
  %6072 = fadd float %6071, %6070
  %6073 = fadd float %6072, 1.000000e+00
  %6074 = call float @fabs(float %6073)
  %6075 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6074)
  %6076 = call float @llvm.minnum.f32(float %6075, float 0x47EFFFFFE0000000)
  %6077 = fmul float %6076, %6067
  %6078 = fmul float %6076, %6069
  %6079 = fmul float %6076, %6065
  %6080 = fmul float %6077, %6065
  %6081 = fsub float %6080, %101
  %6082 = fmul float %6078, %6065
  %6083 = fsub float %6082, %102
  %6084 = fsub float -0.000000e+00, %103
  %6085 = fsub float %6084, %6079
  %6086 = fmul float %6081, %6081
  %6087 = fmul float %6083, %6083
  %6088 = fadd float %6087, %6086
  %6089 = fmul float %6085, %6085
  %6090 = fadd float %6088, %6089
  %6091 = fmul float %32, %6090
  %6092 = fsub float 1.000000e+00, %6091
  %6093 = call float @llvm.AMDIL.clamp.(float %6092, float 0.000000e+00, float 1.000000e+00)
  %6094 = call float @fabs(float %6090)
  %6095 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6094)
  %6096 = call float @llvm.minnum.f32(float %6095, float 0x47EFFFFFE0000000)
  %6097 = fmul float %6096, %6081
  %6098 = fmul float %6096, %6083
  %6099 = fmul float %6096, %6085
  %6100 = fmul float %6097, %6061
  %6101 = fmul float %6098, %6062
  %6102 = fadd float %6101, %6100
  %6103 = fmul float %6099, %6063
  %6104 = fadd float %6102, %6103
  %6105 = fsub float %33, %6104
  %6106 = call float @llvm.AMDIL.clamp.(float %6105, float 0.000000e+00, float 1.000000e+00)
  %6107 = fmul float %6097, %68
  %6108 = fmul float %6098, %69
  %6109 = fadd float %6108, %6107
  %6110 = fmul float %6099, %70
  %6111 = fadd float %6109, %6110
  %6112 = fadd float %6111, %34
  %6113 = call float @llvm.AMDIL.clamp.(float %6112, float 0.000000e+00, float 1.000000e+00)
  %6114 = fmul float %6106, %6113
  %6115 = fmul float %6114, %6093
  %6116 = bitcast float %6051 to i32
  %6117 = bitcast float %6052 to i32
  %6118 = insertelement <4 x i32> undef, i32 %6116, i32 0
  %6119 = insertelement <4 x i32> %6118, i32 %6117, i32 1
  %6120 = insertelement <4 x i32> %6119, i32 0, i32 2
  %6121 = bitcast <8 x i32> %42 to <32 x i8>
  %6122 = bitcast <4 x i32> %44 to <16 x i8>
  %6123 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6120, <32 x i8> %6121, <16 x i8> %6122, i32 2)
  %6124 = extractelement <4 x float> %6123, i32 0
  %6125 = extractelement <4 x float> %6123, i32 1
  %6126 = extractelement <4 x float> %6123, i32 2
  %6127 = fmul float %6124, %6115
  %6128 = fadd float %6127, %6046
  %6129 = fmul float %6125, %6115
  %6130 = fadd float %6129, %6048
  %6131 = fmul float %6126, %6115
  %6132 = fadd float %6131, %6050
  %6133 = fmul float %88, 0xBFE3C6A7E0000000
  %6134 = fmul float %87, 0x3FE3C6A7E0000000
  %6135 = fmul float %88, 0x3FE3CED920000000
  %6136 = fmul float %87, 0xBFE3CED920000000
  %6137 = fmul float %87, 0xBFE926E980000000
  %6138 = fadd float %6137, %6133
  %6139 = fmul float %90, 0xBFE926E980000000
  %6140 = fadd float %6139, %6134
  %6141 = fmul float %87, 0xBFE926E980000000
  %6142 = fadd float %6141, %6133
  %6143 = fmul float %90, 0xBFE926E980000000
  %6144 = fadd float %6143, %6134
  %6145 = fmul float %6142, 0x3FEF3B6460000000
  %6146 = fadd float %6145, %51
  %6147 = fmul float %6144, 0x3FEF3B6460000000
  %6148 = fadd float %6147, %52
  %6149 = fmul float %6138, 0x3FDFCED920000000
  %6150 = fadd float %6149, %51
  %6151 = fmul float %6140, 0x3FDFCED920000000
  %6152 = fadd float %6151, %52
  %6153 = call float @llvm.AMDIL.clamp.(float %6150, float 0.000000e+00, float 1.000000e+00)
  %6154 = call float @llvm.AMDIL.clamp.(float %6152, float 0.000000e+00, float 1.000000e+00)
  %6155 = bitcast float %6153 to i32
  %6156 = bitcast float %6154 to i32
  %6157 = insertelement <4 x i32> undef, i32 %6155, i32 0
  %6158 = insertelement <4 x i32> %6157, i32 %6156, i32 1
  %6159 = insertelement <4 x i32> %6158, i32 0, i32 2
  %6160 = bitcast <8 x i32> %38 to <32 x i8>
  %6161 = bitcast <4 x i32> %40 to <16 x i8>
  %6162 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6159, <32 x i8> %6160, <16 x i8> %6161, i32 2)
  %6163 = extractelement <4 x float> %6162, i32 0
  %6164 = extractelement <4 x float> %6162, i32 1
  %6165 = extractelement <4 x float> %6162, i32 2
  %6166 = extractelement <4 x float> %6162, i32 3
  %6167 = fmul float %6166, %6166
  %6168 = fmul float %6153, %106
  %6169 = fadd float %6168, %110
  %6170 = fmul float %6154, %107
  %6171 = fadd float %6170, %111
  %6172 = fmul float %6169, %6169
  %6173 = fmul float %6171, %6171
  %6174 = fadd float %6173, %6172
  %6175 = fadd float %6174, 1.000000e+00
  %6176 = call float @fabs(float %6175)
  %6177 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6176)
  %6178 = call float @llvm.minnum.f32(float %6177, float 0x47EFFFFFE0000000)
  %6179 = fmul float %6178, %6169
  %6180 = fmul float %6178, %6171
  %6181 = fmul float %6178, %6167
  %6182 = fmul float %6179, %6167
  %6183 = fsub float %6182, %101
  %6184 = fmul float %6180, %6167
  %6185 = fsub float %6184, %102
  %6186 = fsub float -0.000000e+00, %103
  %6187 = fsub float %6186, %6181
  %6188 = fmul float %6183, %6183
  %6189 = fmul float %6185, %6185
  %6190 = fadd float %6189, %6188
  %6191 = fmul float %6187, %6187
  %6192 = fadd float %6190, %6191
  %6193 = fmul float %32, %6192
  %6194 = fsub float 1.000000e+00, %6193
  %6195 = call float @llvm.AMDIL.clamp.(float %6194, float 0.000000e+00, float 1.000000e+00)
  %6196 = call float @fabs(float %6192)
  %6197 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6196)
  %6198 = call float @llvm.minnum.f32(float %6197, float 0x47EFFFFFE0000000)
  %6199 = fmul float %6198, %6183
  %6200 = fmul float %6198, %6185
  %6201 = fmul float %6198, %6187
  %6202 = fmul float %6199, %6163
  %6203 = fmul float %6200, %6164
  %6204 = fadd float %6203, %6202
  %6205 = fmul float %6201, %6165
  %6206 = fadd float %6204, %6205
  %6207 = fsub float %33, %6206
  %6208 = call float @llvm.AMDIL.clamp.(float %6207, float 0.000000e+00, float 1.000000e+00)
  %6209 = fmul float %6199, %68
  %6210 = fmul float %6200, %69
  %6211 = fadd float %6210, %6209
  %6212 = fmul float %6201, %70
  %6213 = fadd float %6211, %6212
  %6214 = fadd float %6213, %34
  %6215 = call float @llvm.AMDIL.clamp.(float %6214, float 0.000000e+00, float 1.000000e+00)
  %6216 = fmul float %6208, %6215
  %6217 = fmul float %6216, %6195
  %6218 = bitcast float %6153 to i32
  %6219 = bitcast float %6154 to i32
  %6220 = insertelement <4 x i32> undef, i32 %6218, i32 0
  %6221 = insertelement <4 x i32> %6220, i32 %6219, i32 1
  %6222 = insertelement <4 x i32> %6221, i32 0, i32 2
  %6223 = bitcast <8 x i32> %42 to <32 x i8>
  %6224 = bitcast <4 x i32> %44 to <16 x i8>
  %6225 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6222, <32 x i8> %6223, <16 x i8> %6224, i32 2)
  %6226 = extractelement <4 x float> %6225, i32 0
  %6227 = extractelement <4 x float> %6225, i32 1
  %6228 = extractelement <4 x float> %6225, i32 2
  %6229 = fmul float %6226, %6217
  %6230 = fadd float %6229, %6128
  %6231 = fmul float %6227, %6217
  %6232 = fadd float %6231, %6130
  %6233 = fmul float %6228, %6217
  %6234 = fadd float %6233, %6132
  %6235 = call float @llvm.AMDIL.clamp.(float %6146, float 0.000000e+00, float 1.000000e+00)
  %6236 = call float @llvm.AMDIL.clamp.(float %6148, float 0.000000e+00, float 1.000000e+00)
  %6237 = bitcast float %6235 to i32
  %6238 = bitcast float %6236 to i32
  %6239 = insertelement <4 x i32> undef, i32 %6237, i32 0
  %6240 = insertelement <4 x i32> %6239, i32 %6238, i32 1
  %6241 = insertelement <4 x i32> %6240, i32 0, i32 2
  %6242 = bitcast <8 x i32> %38 to <32 x i8>
  %6243 = bitcast <4 x i32> %40 to <16 x i8>
  %6244 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6241, <32 x i8> %6242, <16 x i8> %6243, i32 2)
  %6245 = extractelement <4 x float> %6244, i32 0
  %6246 = extractelement <4 x float> %6244, i32 1
  %6247 = extractelement <4 x float> %6244, i32 2
  %6248 = extractelement <4 x float> %6244, i32 3
  %6249 = fmul float %6248, %6248
  %6250 = fmul float %6235, %106
  %6251 = fadd float %6250, %110
  %6252 = fmul float %6236, %107
  %6253 = fadd float %6252, %111
  %6254 = fmul float %6251, %6251
  %6255 = fmul float %6253, %6253
  %6256 = fadd float %6255, %6254
  %6257 = fadd float %6256, 1.000000e+00
  %6258 = call float @fabs(float %6257)
  %6259 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6258)
  %6260 = call float @llvm.minnum.f32(float %6259, float 0x47EFFFFFE0000000)
  %6261 = fmul float %6260, %6251
  %6262 = fmul float %6260, %6253
  %6263 = fmul float %6260, %6249
  %6264 = fmul float %6261, %6249
  %6265 = fsub float %6264, %101
  %6266 = fmul float %6262, %6249
  %6267 = fsub float %6266, %102
  %6268 = fsub float -0.000000e+00, %103
  %6269 = fsub float %6268, %6263
  %6270 = fmul float %6265, %6265
  %6271 = fmul float %6267, %6267
  %6272 = fadd float %6271, %6270
  %6273 = fmul float %6269, %6269
  %6274 = fadd float %6272, %6273
  %6275 = fmul float %32, %6274
  %6276 = fsub float 1.000000e+00, %6275
  %6277 = call float @llvm.AMDIL.clamp.(float %6276, float 0.000000e+00, float 1.000000e+00)
  %6278 = call float @fabs(float %6274)
  %6279 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6278)
  %6280 = call float @llvm.minnum.f32(float %6279, float 0x47EFFFFFE0000000)
  %6281 = fmul float %6280, %6265
  %6282 = fmul float %6280, %6267
  %6283 = fmul float %6280, %6269
  %6284 = fmul float %6281, %6245
  %6285 = fmul float %6282, %6246
  %6286 = fadd float %6285, %6284
  %6287 = fmul float %6283, %6247
  %6288 = fadd float %6286, %6287
  %6289 = fsub float %33, %6288
  %6290 = call float @llvm.AMDIL.clamp.(float %6289, float 0.000000e+00, float 1.000000e+00)
  %6291 = fmul float %6281, %68
  %6292 = fmul float %6282, %69
  %6293 = fadd float %6292, %6291
  %6294 = fmul float %6283, %70
  %6295 = fadd float %6293, %6294
  %6296 = fadd float %6295, %34
  %6297 = call float @llvm.AMDIL.clamp.(float %6296, float 0.000000e+00, float 1.000000e+00)
  %6298 = fmul float %6290, %6297
  %6299 = fmul float %6298, %6277
  %6300 = bitcast float %6235 to i32
  %6301 = bitcast float %6236 to i32
  %6302 = insertelement <4 x i32> undef, i32 %6300, i32 0
  %6303 = insertelement <4 x i32> %6302, i32 %6301, i32 1
  %6304 = insertelement <4 x i32> %6303, i32 0, i32 2
  %6305 = bitcast <8 x i32> %42 to <32 x i8>
  %6306 = bitcast <4 x i32> %44 to <16 x i8>
  %6307 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6304, <32 x i8> %6305, <16 x i8> %6306, i32 2)
  %6308 = extractelement <4 x float> %6307, i32 0
  %6309 = extractelement <4 x float> %6307, i32 1
  %6310 = extractelement <4 x float> %6307, i32 2
  %6311 = fmul float %6308, %6299
  %6312 = fadd float %6311, %6230
  %6313 = fmul float %6309, %6299
  %6314 = fadd float %6313, %6232
  %6315 = fmul float %6310, %6299
  %6316 = fadd float %6315, %6234
  %6317 = fmul float %87, 0xBFE91EB860000000
  %6318 = fadd float %6317, %6135
  %6319 = fmul float %90, 0xBFE91EB860000000
  %6320 = fadd float %6319, %6136
  %6321 = fmul float %87, 0xBFE91EB860000000
  %6322 = fadd float %6321, %6135
  %6323 = fmul float %90, 0xBFE91EB860000000
  %6324 = fadd float %6323, %6136
  %6325 = fmul float %6322, 0x3FE36C8B40000000
  %6326 = fadd float %6325, %51
  %6327 = fmul float %6324, 0x3FE36C8B40000000
  %6328 = fadd float %6327, %52
  %6329 = fmul float %6318, 0x3FE1604180000000
  %6330 = fadd float %6329, %51
  %6331 = fmul float %6320, 0x3FE1604180000000
  %6332 = fadd float %6331, %52
  %6333 = call float @llvm.AMDIL.clamp.(float %6330, float 0.000000e+00, float 1.000000e+00)
  %6334 = call float @llvm.AMDIL.clamp.(float %6332, float 0.000000e+00, float 1.000000e+00)
  %6335 = bitcast float %6333 to i32
  %6336 = bitcast float %6334 to i32
  %6337 = insertelement <4 x i32> undef, i32 %6335, i32 0
  %6338 = insertelement <4 x i32> %6337, i32 %6336, i32 1
  %6339 = insertelement <4 x i32> %6338, i32 0, i32 2
  %6340 = bitcast <8 x i32> %38 to <32 x i8>
  %6341 = bitcast <4 x i32> %40 to <16 x i8>
  %6342 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6339, <32 x i8> %6340, <16 x i8> %6341, i32 2)
  %6343 = extractelement <4 x float> %6342, i32 0
  %6344 = extractelement <4 x float> %6342, i32 1
  %6345 = extractelement <4 x float> %6342, i32 2
  %6346 = extractelement <4 x float> %6342, i32 3
  %6347 = fmul float %6346, %6346
  %6348 = fmul float %6333, %106
  %6349 = fadd float %6348, %110
  %6350 = fmul float %6334, %107
  %6351 = fadd float %6350, %111
  %6352 = fmul float %6349, %6349
  %6353 = fmul float %6351, %6351
  %6354 = fadd float %6353, %6352
  %6355 = fadd float %6354, 1.000000e+00
  %6356 = call float @fabs(float %6355)
  %6357 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6356)
  %6358 = call float @llvm.minnum.f32(float %6357, float 0x47EFFFFFE0000000)
  %6359 = fmul float %6358, %6349
  %6360 = fmul float %6358, %6351
  %6361 = fmul float %6358, %6347
  %6362 = fmul float %6359, %6347
  %6363 = fsub float %6362, %101
  %6364 = fmul float %6360, %6347
  %6365 = fsub float %6364, %102
  %6366 = fsub float -0.000000e+00, %103
  %6367 = fsub float %6366, %6361
  %6368 = fmul float %6363, %6363
  %6369 = fmul float %6365, %6365
  %6370 = fadd float %6369, %6368
  %6371 = fmul float %6367, %6367
  %6372 = fadd float %6370, %6371
  %6373 = fmul float %32, %6372
  %6374 = fsub float 1.000000e+00, %6373
  %6375 = call float @llvm.AMDIL.clamp.(float %6374, float 0.000000e+00, float 1.000000e+00)
  %6376 = call float @fabs(float %6372)
  %6377 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6376)
  %6378 = call float @llvm.minnum.f32(float %6377, float 0x47EFFFFFE0000000)
  %6379 = fmul float %6378, %6363
  %6380 = fmul float %6378, %6365
  %6381 = fmul float %6378, %6367
  %6382 = fmul float %6379, %6343
  %6383 = fmul float %6380, %6344
  %6384 = fadd float %6383, %6382
  %6385 = fmul float %6381, %6345
  %6386 = fadd float %6384, %6385
  %6387 = fsub float %33, %6386
  %6388 = call float @llvm.AMDIL.clamp.(float %6387, float 0.000000e+00, float 1.000000e+00)
  %6389 = fmul float %6379, %68
  %6390 = fmul float %6380, %69
  %6391 = fadd float %6390, %6389
  %6392 = fmul float %6381, %70
  %6393 = fadd float %6391, %6392
  %6394 = fadd float %6393, %34
  %6395 = call float @llvm.AMDIL.clamp.(float %6394, float 0.000000e+00, float 1.000000e+00)
  %6396 = fmul float %6388, %6395
  %6397 = fmul float %6396, %6375
  %6398 = bitcast float %6333 to i32
  %6399 = bitcast float %6334 to i32
  %6400 = insertelement <4 x i32> undef, i32 %6398, i32 0
  %6401 = insertelement <4 x i32> %6400, i32 %6399, i32 1
  %6402 = insertelement <4 x i32> %6401, i32 0, i32 2
  %6403 = bitcast <8 x i32> %42 to <32 x i8>
  %6404 = bitcast <4 x i32> %44 to <16 x i8>
  %6405 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6402, <32 x i8> %6403, <16 x i8> %6404, i32 2)
  %6406 = extractelement <4 x float> %6405, i32 0
  %6407 = extractelement <4 x float> %6405, i32 1
  %6408 = extractelement <4 x float> %6405, i32 2
  %6409 = fmul float %6406, %6397
  %6410 = fadd float %6409, %6312
  %6411 = fmul float %6407, %6397
  %6412 = fadd float %6411, %6314
  %6413 = fmul float %6408, %6397
  %6414 = fadd float %6413, %6316
  %6415 = call float @llvm.AMDIL.clamp.(float %6326, float 0.000000e+00, float 1.000000e+00)
  %6416 = call float @llvm.AMDIL.clamp.(float %6328, float 0.000000e+00, float 1.000000e+00)
  %6417 = bitcast float %6415 to i32
  %6418 = bitcast float %6416 to i32
  %6419 = insertelement <4 x i32> undef, i32 %6417, i32 0
  %6420 = insertelement <4 x i32> %6419, i32 %6418, i32 1
  %6421 = insertelement <4 x i32> %6420, i32 0, i32 2
  %6422 = bitcast <8 x i32> %38 to <32 x i8>
  %6423 = bitcast <4 x i32> %40 to <16 x i8>
  %6424 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6421, <32 x i8> %6422, <16 x i8> %6423, i32 2)
  %6425 = extractelement <4 x float> %6424, i32 0
  %6426 = extractelement <4 x float> %6424, i32 1
  %6427 = extractelement <4 x float> %6424, i32 2
  %6428 = extractelement <4 x float> %6424, i32 3
  %6429 = fmul float %6428, %6428
  %6430 = fmul float %6415, %106
  %6431 = fadd float %6430, %110
  %6432 = fmul float %6416, %107
  %6433 = fadd float %6432, %111
  %6434 = fmul float %6431, %6431
  %6435 = fmul float %6433, %6433
  %6436 = fadd float %6435, %6434
  %6437 = fadd float %6436, 1.000000e+00
  %6438 = call float @fabs(float %6437)
  %6439 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6438)
  %6440 = call float @llvm.minnum.f32(float %6439, float 0x47EFFFFFE0000000)
  %6441 = fmul float %6440, %6431
  %6442 = fmul float %6440, %6433
  %6443 = fmul float %6440, %6429
  %6444 = fmul float %6441, %6429
  %6445 = fsub float %6444, %101
  %6446 = fmul float %6442, %6429
  %6447 = fsub float %6446, %102
  %6448 = fsub float -0.000000e+00, %103
  %6449 = fsub float %6448, %6443
  %6450 = fmul float %6445, %6445
  %6451 = fmul float %6447, %6447
  %6452 = fadd float %6451, %6450
  %6453 = fmul float %6449, %6449
  %6454 = fadd float %6452, %6453
  %6455 = fmul float %32, %6454
  %6456 = fsub float 1.000000e+00, %6455
  %6457 = call float @llvm.AMDIL.clamp.(float %6456, float 0.000000e+00, float 1.000000e+00)
  %6458 = call float @fabs(float %6454)
  %6459 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6458)
  %6460 = call float @llvm.minnum.f32(float %6459, float 0x47EFFFFFE0000000)
  %6461 = fmul float %6460, %6445
  %6462 = fmul float %6460, %6447
  %6463 = fmul float %6460, %6449
  %6464 = fmul float %6461, %6425
  %6465 = fmul float %6462, %6426
  %6466 = fadd float %6465, %6464
  %6467 = fmul float %6463, %6427
  %6468 = fadd float %6466, %6467
  %6469 = fsub float %33, %6468
  %6470 = call float @llvm.AMDIL.clamp.(float %6469, float 0.000000e+00, float 1.000000e+00)
  %6471 = fmul float %6461, %68
  %6472 = fmul float %6462, %69
  %6473 = fadd float %6472, %6471
  %6474 = fmul float %6463, %70
  %6475 = fadd float %6473, %6474
  %6476 = fadd float %6475, %34
  %6477 = call float @llvm.AMDIL.clamp.(float %6476, float 0.000000e+00, float 1.000000e+00)
  %6478 = fmul float %6470, %6477
  %6479 = fmul float %6478, %6457
  %6480 = bitcast float %6415 to i32
  %6481 = bitcast float %6416 to i32
  %6482 = insertelement <4 x i32> undef, i32 %6480, i32 0
  %6483 = insertelement <4 x i32> %6482, i32 %6481, i32 1
  %6484 = insertelement <4 x i32> %6483, i32 0, i32 2
  %6485 = bitcast <8 x i32> %42 to <32 x i8>
  %6486 = bitcast <4 x i32> %44 to <16 x i8>
  %6487 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6484, <32 x i8> %6485, <16 x i8> %6486, i32 2)
  %6488 = extractelement <4 x float> %6487, i32 0
  %6489 = extractelement <4 x float> %6487, i32 1
  %6490 = extractelement <4 x float> %6487, i32 2
  %6491 = fmul float %6488, %6479
  %6492 = fadd float %6491, %6410
  %6493 = fmul float %6489, %6479
  %6494 = fadd float %6493, %6412
  %6495 = fmul float %6490, %6479
  %6496 = fadd float %6495, %6414
  %6497 = fmul float %87, 0xBF60624DE0000000
  %6498 = fadd float %6497, %88
  %6499 = fmul float %90, 0xBF60624DE0000000
  %6500 = fsub float %6499, %87
  %6501 = fmul float %87, 0xBF60624DE0000000
  %6502 = fadd float %6501, %88
  %6503 = fmul float %90, 0xBF60624DE0000000
  %6504 = fsub float %6503, %87
  %6505 = fmul float %6502, 0x3FE6E978E0000000
  %6506 = fadd float %6505, %51
  %6507 = fmul float %6504, 0x3FE6E978E0000000
  %6508 = fadd float %6507, %52
  %6509 = fmul float %6498, 0x3FC9168720000000
  %6510 = fadd float %6509, %51
  %6511 = fmul float %6500, 0x3FC9168720000000
  %6512 = fadd float %6511, %52
  %6513 = call float @llvm.AMDIL.clamp.(float %6510, float 0.000000e+00, float 1.000000e+00)
  %6514 = call float @llvm.AMDIL.clamp.(float %6512, float 0.000000e+00, float 1.000000e+00)
  %6515 = bitcast float %6513 to i32
  %6516 = bitcast float %6514 to i32
  %6517 = insertelement <4 x i32> undef, i32 %6515, i32 0
  %6518 = insertelement <4 x i32> %6517, i32 %6516, i32 1
  %6519 = insertelement <4 x i32> %6518, i32 0, i32 2
  %6520 = bitcast <8 x i32> %38 to <32 x i8>
  %6521 = bitcast <4 x i32> %40 to <16 x i8>
  %6522 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6519, <32 x i8> %6520, <16 x i8> %6521, i32 2)
  %6523 = extractelement <4 x float> %6522, i32 0
  %6524 = extractelement <4 x float> %6522, i32 1
  %6525 = extractelement <4 x float> %6522, i32 2
  %6526 = extractelement <4 x float> %6522, i32 3
  %6527 = fmul float %6526, %6526
  %6528 = fmul float %6513, %106
  %6529 = fadd float %6528, %110
  %6530 = fmul float %6514, %107
  %6531 = fadd float %6530, %111
  %6532 = fmul float %6529, %6529
  %6533 = fmul float %6531, %6531
  %6534 = fadd float %6533, %6532
  %6535 = fadd float %6534, 1.000000e+00
  %6536 = call float @fabs(float %6535)
  %6537 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6536)
  %6538 = call float @llvm.minnum.f32(float %6537, float 0x47EFFFFFE0000000)
  %6539 = fmul float %6538, %6529
  %6540 = fmul float %6538, %6531
  %6541 = fmul float %6538, %6527
  %6542 = fmul float %6539, %6527
  %6543 = fsub float %6542, %101
  %6544 = fmul float %6540, %6527
  %6545 = fsub float %6544, %102
  %6546 = fsub float -0.000000e+00, %103
  %6547 = fsub float %6546, %6541
  %6548 = fmul float %6543, %6543
  %6549 = fmul float %6545, %6545
  %6550 = fadd float %6549, %6548
  %6551 = fmul float %6547, %6547
  %6552 = fadd float %6550, %6551
  %6553 = fmul float %32, %6552
  %6554 = fsub float 1.000000e+00, %6553
  %6555 = call float @llvm.AMDIL.clamp.(float %6554, float 0.000000e+00, float 1.000000e+00)
  %6556 = call float @fabs(float %6552)
  %6557 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6556)
  %6558 = call float @llvm.minnum.f32(float %6557, float 0x47EFFFFFE0000000)
  %6559 = fmul float %6558, %6543
  %6560 = fmul float %6558, %6545
  %6561 = fmul float %6558, %6547
  %6562 = fmul float %6559, %6523
  %6563 = fmul float %6560, %6524
  %6564 = fadd float %6563, %6562
  %6565 = fmul float %6561, %6525
  %6566 = fadd float %6564, %6565
  %6567 = fsub float %33, %6566
  %6568 = call float @llvm.AMDIL.clamp.(float %6567, float 0.000000e+00, float 1.000000e+00)
  %6569 = fmul float %6559, %68
  %6570 = fmul float %6560, %69
  %6571 = fadd float %6570, %6569
  %6572 = fmul float %6561, %70
  %6573 = fadd float %6571, %6572
  %6574 = fadd float %6573, %34
  %6575 = call float @llvm.AMDIL.clamp.(float %6574, float 0.000000e+00, float 1.000000e+00)
  %6576 = fmul float %6568, %6575
  %6577 = fmul float %6576, %6555
  %6578 = bitcast float %6513 to i32
  %6579 = bitcast float %6514 to i32
  %6580 = insertelement <4 x i32> undef, i32 %6578, i32 0
  %6581 = insertelement <4 x i32> %6580, i32 %6579, i32 1
  %6582 = insertelement <4 x i32> %6581, i32 0, i32 2
  %6583 = bitcast <8 x i32> %42 to <32 x i8>
  %6584 = bitcast <4 x i32> %44 to <16 x i8>
  %6585 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6582, <32 x i8> %6583, <16 x i8> %6584, i32 2)
  %6586 = extractelement <4 x float> %6585, i32 0
  %6587 = extractelement <4 x float> %6585, i32 1
  %6588 = extractelement <4 x float> %6585, i32 2
  %6589 = fmul float %6586, %6577
  %6590 = fadd float %6589, %6492
  %6591 = fmul float %6587, %6577
  %6592 = fadd float %6591, %6494
  %6593 = fmul float %6588, %6577
  %6594 = fadd float %6593, %6496
  %6595 = call float @llvm.AMDIL.clamp.(float %6506, float 0.000000e+00, float 1.000000e+00)
  %6596 = call float @llvm.AMDIL.clamp.(float %6508, float 0.000000e+00, float 1.000000e+00)
  %6597 = bitcast float %6595 to i32
  %6598 = bitcast float %6596 to i32
  %6599 = insertelement <4 x i32> undef, i32 %6597, i32 0
  %6600 = insertelement <4 x i32> %6599, i32 %6598, i32 1
  %6601 = insertelement <4 x i32> %6600, i32 0, i32 2
  %6602 = bitcast <8 x i32> %38 to <32 x i8>
  %6603 = bitcast <4 x i32> %40 to <16 x i8>
  %6604 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6601, <32 x i8> %6602, <16 x i8> %6603, i32 2)
  %6605 = extractelement <4 x float> %6604, i32 0
  %6606 = extractelement <4 x float> %6604, i32 1
  %6607 = extractelement <4 x float> %6604, i32 2
  %6608 = extractelement <4 x float> %6604, i32 3
  %6609 = fmul float %6608, %6608
  %6610 = fmul float %6595, %106
  %6611 = fadd float %6610, %110
  %6612 = fmul float %6596, %107
  %6613 = fadd float %6612, %111
  %6614 = fmul float %6611, %6611
  %6615 = fmul float %6613, %6613
  %6616 = fadd float %6615, %6614
  %6617 = fadd float %6616, 1.000000e+00
  %6618 = call float @fabs(float %6617)
  %6619 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6618)
  %6620 = call float @llvm.minnum.f32(float %6619, float 0x47EFFFFFE0000000)
  %6621 = fmul float %6620, %6611
  %6622 = fmul float %6620, %6613
  %6623 = fmul float %6620, %6609
  %6624 = fmul float %6621, %6609
  %6625 = fsub float %6624, %101
  %6626 = fmul float %6622, %6609
  %6627 = fsub float %6626, %102
  %6628 = fsub float -0.000000e+00, %103
  %6629 = fsub float %6628, %6623
  %6630 = fmul float %6625, %6625
  %6631 = fmul float %6627, %6627
  %6632 = fadd float %6631, %6630
  %6633 = fmul float %6629, %6629
  %6634 = fadd float %6632, %6633
  %6635 = fmul float %32, %6634
  %6636 = fsub float 1.000000e+00, %6635
  %6637 = call float @llvm.AMDIL.clamp.(float %6636, float 0.000000e+00, float 1.000000e+00)
  %6638 = call float @fabs(float %6634)
  %6639 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6638)
  %6640 = call float @llvm.minnum.f32(float %6639, float 0x47EFFFFFE0000000)
  %6641 = fmul float %6640, %6625
  %6642 = fmul float %6640, %6627
  %6643 = fmul float %6640, %6629
  %6644 = fmul float %6641, %6605
  %6645 = fmul float %6642, %6606
  %6646 = fadd float %6645, %6644
  %6647 = fmul float %6643, %6607
  %6648 = fadd float %6646, %6647
  %6649 = fsub float %33, %6648
  %6650 = call float @llvm.AMDIL.clamp.(float %6649, float 0.000000e+00, float 1.000000e+00)
  %6651 = fmul float %6641, %68
  %6652 = fmul float %6642, %69
  %6653 = fadd float %6652, %6651
  %6654 = fmul float %6643, %70
  %6655 = fadd float %6653, %6654
  %6656 = fadd float %6655, %34
  %6657 = call float @llvm.AMDIL.clamp.(float %6656, float 0.000000e+00, float 1.000000e+00)
  %6658 = fmul float %6657, %6650
  %6659 = fmul float %6658, %6637
  %6660 = bitcast float %6595 to i32
  %6661 = bitcast float %6596 to i32
  %6662 = insertelement <4 x i32> undef, i32 %6660, i32 0
  %6663 = insertelement <4 x i32> %6662, i32 %6661, i32 1
  %6664 = insertelement <4 x i32> %6663, i32 0, i32 2
  %6665 = bitcast <8 x i32> %42 to <32 x i8>
  %6666 = bitcast <4 x i32> %44 to <16 x i8>
  %6667 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6664, <32 x i8> %6665, <16 x i8> %6666, i32 2)
  %6668 = extractelement <4 x float> %6667, i32 0
  %6669 = extractelement <4 x float> %6667, i32 1
  %6670 = extractelement <4 x float> %6667, i32 2
  %6671 = fmul float %6668, %6659
  %6672 = fadd float %6671, %6590
  %6673 = fmul float %6669, %6659
  %6674 = fadd float %6673, %6592
  %6675 = fmul float %6670, %6659
  %6676 = fadd float %6675, %6594
  %6677 = fmul float %6672, 6.250000e-02
  %6678 = fmul float %6674, 6.250000e-02
  %6679 = fmul float %6676, 6.250000e-02
  br label %ENDIF
}